Ю. М. ВИСОЧАНСЬКИЙ, А. А. ГОРВАТ, О. О. ГРАБАР, О. О. МОЛНАР,
Ш. Б. МОЛНАР, Ю. С. НАКОНЕЧНИЙ, В. І. ФЕДЕЛЕШ

ТВЕРДОТІЛЬНА ЕЛЕКТРОНІКА

ЛАБОРАТОРНИЙ ПРАКТИКУМ



Ю. М. ВИСОЧАНСЬКИЙ, А. А. ГОРВАТ, О. О. ГРАБАР, О. О. МОЛНАР,
Ш. Б. МОЛНАР, Ю. С. НАКОНЕЧНИЙ, В. І. ФЕДЕЛЕШ

ТВЕРДОТІЛЬНА ЕЛЕКТРОНІКА

ЛАБОРАТОРНИЙ ПРАКТИКУМ

Рекомендовано Міністерством освіти і науки України
як навчальний посібник для студентів вищих навчальних закладів

Ужгород "ІВА" 2001

ББК 32.85
Т26
УДК 621.38:538.9

Твердотільна електроніка: Лабораторний практикум: Навч. посіб-
Т26 ник / Ю. М. Височанський, А. А. Горват, О. О. Грабар та ін. - Ужгород: ІВА, 2001. - 388 с.

У посібнику наведені описи лабораторних робіт практикуму з фізичних основ роботи напівпровідникових приладів, схемотехніки, мікропроцесорної техніки та властивостей діелектричних матеріалів для функціональної електроніки. Кожна робота містить теоретичні відомості, методику проведення досліджень, експериментальні завдання, вимоги до звіту та питання для контролю знань. Завдання практикуму передбачають можливість самостійного планування експерименту та містять елементи наукового дослідження.

Практикум розрахований, у першу чергу, на студентів фізичних та фізико-технічних факультетів університетів, а також може бути корисним для майбутніх фахівців з приладобудування, електронних систем та інших спеціальностей.

Рецензенти:
член-кореспондент НАН України,
доктор фіз.-мат. наук, професор О. Б. ШПЕНИК
доктор фіз.-мат. наук, професор І. І. НЕБОЛА
доктор фіз.-мат. наук, професор І. І. ОПАЧКО

Рекомендовано до друку Редакційно-видавничою радою Ужгородського національного університету (протокол № 2 від 24.05.2001 р.)

ISBN 966-7400-17-9

© Ю. М. Височанський, А. А. Горват, О. О. Грабар, О. О. Молнар, Ш. Б. Молнар, Ю. С. Наконечний, В. І. Феделеш, 2001
© Інформаційно-видавниче агентство "ІВА", 2001

ПЕРЕДМОВА

Останніми роками відбулись якісні зміни у підготовці фахівців фізичних та ряду інженерних спеціальностей у вищих навчальних закладах. Зокрема, поряд з вивченням фундаментальних дисциплін, значна увага приділяється професійно-орієнтованій підготовці з основ електроніки, комп'ютерної техніки і програмування, менеджменту. Це обумовлено проникненням указаних напрямів у всі області сучасної науки і техніки, а також повсякденного життя. При цьому виникає питання: що в першу чергу важливо знати і розуміти для цілісного уявлення про предмет і які питання можна віднести до подальшого самостійного вивчення дисципліни? Автори навчального посібника намагались викласти основні відомості про елементи класичної твердотільної електроніки та основні ідеї їх використання у найпростіших вузлах схемотехніки та комп'ютерної техніки, а також про фізичні основи роботи пристроїв функціональної електроніки на основі діелектричних матеріалів.

Рівень підготовки студентів значною мірою визначається не тільки глибоким засвоєнням теоретичних знань, а й уміннням використовувати їх при вирішенні практичних задач. Розвиткові практичних навиків найбільше сприяє виконання лабораторних робіт. У посібнику наведені описи 41 лабораторної роботи, кожна з яких містить теоретичні відомості, методику проведення досліджень, експериментальні завдання, вимоги до звіту та контрольні запитання.

У першому розділі розглядаються фізичні основи роботи напівпровідникових приладів, які є елементною базою сучасної мікроелектроніки, вивчається методика розрахунку параметрів діодів на основі вимірювань їх статичних характеристик та залежності бар'єрної ємності p-n-переходу від прикладеної напруги, фізичні процеси в біполярних та польових транзисторах. При виконанні лабораторних робіт використовуються прикладні програми для моделювання основних функцій напівпровідникових приладів.

Лабораторні роботи другої частини практикуму охоплюють основні розділи мікросхемотехніки, а саме цифрової схемотехніки та аналогових мікросхем. Представлені принципи роботи і методи досліджень цифрових і аналогових інтегральних схем малого та середнього ступеня інтеграції, на прикладі яких ілюструються загальні принципи побудови і роботи сучасних мікросхем різної складності. У результаті виконання завдань цієї частини практикуму студенти повинні оволодіти принципами проектування простих функціональних пристроїв на основі типових інтегральних схем та макетування простих функціональних вузлів на базі логічних елементів.

Для вивчення архітектури та системи команд класичної моделі 8-розрядного процесора призначені лабораторні роботи третього розділу. Вони сприятимуть засвоєнню знань, необхідних для написання програм на асемблерному рівні та оволодіння принципами функціонально-модульного способу створення вимірювальних систем на базі модульної електроніки.

Останній розділ зорієнтований на вивчення нових функціональних матеріалів сучасної електронної техніки. Важливе місце серед них займають діелектрики, в яких зміна поляризації під дією зовнішніх факторів є основою роботи пристроїв із використанням взаємних перетворень енергії різних типів фізичних полів.

Особливістю лабораторного практикуму є те, що ряд завдань передбачає можливість самостійного планування експерименту та містить елементи наукового дослідження. Це повинно сприяти активізації пізнавальної діяльності студентів при вивченні розділів курсу електроніки та допомогти у підготовці до виконання науково-дослідницьких робіт на старших курсах.

Практикум розрахований, у першу чергу, на студентів фізичних та фізико-технічних факультетів університетів, а також може бути корисним для майбутніх фахівців з приладобудування, електронних систем та інших спеціальностей.

НАПІВПРОВІДНИКОВІ ПРИЛАДИ

У цьому розділі вивчаються фізичні основи роботи напівпровідникових приладів, які широко використовуються в електроніці і є елементною базою сучасної мікроелектроніки.

У двох перших лабораторних роботах вивчаються діоди: досліджується статичні характеристики діодів, залежність бар'єрної ємності p-n-переходу від напруги. На основі проведених вимірювань розраховуються параметри діодів.

Три роботи орієнтовані на вивчення фізичних процесів у біполярних транзисторах: досліджуються статичні характеристики для двох основних схем увімкнення транзистора, залежність параметрів транзистора від режимів роботи; визначаються параметри транзисторів у моделі Молла - Еберса.

У двох останніх роботах досліджуються статичні характеристики польових транзисторів та визначаються їх параметри в моделі плавного каналу.

При виконанні лабораторних робіт використовуються прикладні програми для моделювання основних функцій напівпровідникових приладів. Програми дозволяють із виміряних вольт-амперних характеристик (ВАХ) одержати параметри функціональних електричних моделей напівпровідникових приладів та порівняти експериментальні ВАХ з теоретичними, що відповідають тій чи іншій моделі.

1. ДОСЛІДЖЕННЯ ВИПРЯМНИХ ДІОДІВ

Мета роботи: дослідження вольт-амперних характеристик кремнієвих та германієвих випрямних діодів, визначення основних параметрів діодів та побудова статичних моделей діода для малих і великих сигналів.

Теоретичні відомості

Напівпровідниковим діодом називають напівпровідниковий прилад з одним електричним переходом і двома виводами.

В діоді з електронно-дірковим переходом, крім випрямляючого електричного переходу, повинно бути два невипрямляючі переходи, через які p- і n-області з'єднані з виводами. В діоді з випрямляючим електричним переходом метал - напівпровідник всього один невипрямляючий перехід.



Рис. 1.1. Різкий p-n-перехід у рівноважному стані.

Звичайно напівпровідникові діоди мають несиметричні електронно-діркові переходи. Область напівпровідникового діода, яка слабше легована, називають базою діода. В залежності від співвідношення лінійних розмірів випрямляючого переходу і дифузійної довжини розрізняють площинні та точкові діоди. Площинним називають діод, в якому лінійні розміри, що визначають площу p-n-переходу, значно більші дифузійної довжини. Точковим називають діод, в якому лінійні розміри, що визначають площу p-n-переходу, значно менші дифузійної довжини.

Контактна різниця потенціалів. Електричний перехід між двома областями напівпровідника, одна з яких має електропровідність n-типу, а інша - p-типу, називають електронно-дірковим переходом (p-n-перехід).

Будемо розглядати p-n-перехід, виготовлений так, що в одну область напівпровідника уведена донорна домішка, а в іншу - акцепторна. Концентрації основних рівноважних носіїв заряду в глибині напівпровідника будемо вважати рівними концентрації відповідної домішки: $n_{no} = N_D$, $p_{po} = N_A$. Рівноважні концентрації неосновних носіїв заряду будуть рівні: $n_{po} = n_i^2/p_{po}$; $p_{no} = n_i^2/n_{no}$.

Врахуємо, що напівпровідник сильно легований: $n_{no} >> n_i$, $p_{po} >> n_i$ і $p_{no} << n_i$, $n_{po} << n_i$.

Приймемо $N_A >> N_D$. Це означає, що розглядаємо різко несиметричний p^+-n-перехід (рис. 1.1).

Оскільки концентрація дірок у p-області набагато більша концентрації дірок в n-області, то дірки почнуть дифундувати в n-область. При цьому в p-області залишаться нерухомі від'ємні іони акцепторів і виникне від'ємний об'ємний заряд $-qN_A$, де q - заряд електрона. Дірки в n-області рекомбінують з електронами, в результаті чого концентрація електронів зменшується. Аналогічно електрони з n-області дифундують в p-область і в n-області залишається нескомпенсований додатний заряд іонів донорів $+qN_D$. В результаті дифузійних потоків електронів і дірок виникає область просторового заряду (ОПЗ), в якій концентрація електронів і дірок низька. Ця область має великий опір, і її називають ще запірним шаром.

Електричне поле, яке виникає в ОПЗ внаслідок розділення додатних і від'ємних зарядів, буде напрямлене проти осі x (рис. 1.1). Із збільшенням

цього поля збільшується сила, яка перешкоджає дифузійному переміщенню дірок із p- в n-область і електронів із n- в p-область. В результаті конкуруючих процесів дифузії і дрейфу носіїв заряду між p- і n-областями встановлюється деяка рівноважна різниця потенціалів, яка носить назву контактної різниці потенціалів. Розподіл напруженості електричного поля в ОПЗ переходу і контактна різниця потенціалів зв'язані співвідношенням:

$$\varphi_k = -\int E(x)dx.$$

Контактна різниця потенціалів визначається з такого виразу:

$$\varphi_k = \frac{kT}{q} \ln \frac{p_{po} n_{no}}{n_i^2}, \qquad (1.1)$$

де $k = 1{,}38 \cdot 10^{-23}$ Дж/К - стала Больцмана; Т - абсолютна температура.
Значить, чим сильніше леговані області переходу, тим більша φ_k. При однакових ступенях легування φ_k більша в напівпровідниках з більшою шириною забороненої зони. Для більшості германієвих p-n-переходів φ_k = 0,25 - 0,45 В, а для кремнієвих φ_k = 0,5 - 0,9 В.

При прикладанні до p-n-переходу зовнішньої напруги U такої полярності, що напрямок вектора напруженості зовнішнього електричного поля протилежний до напрямку напруженості електричного поля в ОПЗ, сумарна напруженість поля в p-n-переході і висота потенціального бар'єра зменшуються. Частина основних носіїв заряду, які мають найбільші значення енергії, буде переходити через p-n-перехід. Зовнішню напругу такої полярності називають прямою і вважають додатною.

Носії заряду, які перейшли через потенціальний бар'єр, у сусідній області будуть неосновними носіями заряду. Явище збільшення концентрації неосновних носіїв заряду в квазінейтральних областях, близьких до ОПЗ p-n-переходу, називають інжекцією неосновних носіїв заряду.

Сумарна напруженість електричного поля в p-n-переході зменшується при збільшенні зовнішньої прямої напруги, а це приводить до зменшення ширини області об'ємного заряду δ (рис. 1.1,*а*).

Якщо напрямок зовнішнього електричного поля збігається з напрямком внутрішнього, то висота потенціального бар'єра для основних носіїв заряду зростає. Для неосновних носіїв заряду потенціальний бар'єр у p-n-переході взагалі відсутній. Неосновні носії заряду будуть втягуватися електричним полем у p-n-перехід і проходити в сусідню область: буде відбуватися екстракція неосновних носіїв заряду, тобто зменшення концентрації неосновних носіїв заряду в квазінейтральних областях, близьких до ОПЗ p-n-переходу.

При цьому через p-n-перехід буде протікати зворотний струм, який набагато менший порівняно з прямим струмом через невелику концентрацію неосновних носіїв заряду в приграничних до p-n-переходу областях. Зовнішню напругу такої полярності називають зворотною і вважають від'ємною.

Товщина p-n-переходу визначається співвідношенням:

$$\delta = \sqrt{\frac{2\varepsilon\varepsilon_0(\varphi_k - U)}{qN^*}}, \qquad (1.2)$$

де $N^* = N_A N_D/(N_A + N_D)$ - приведена концентрація домішки; ε - відносна діелектрична стала; ε_0 - електрична стала.

Зміна товщини ОПЗ при зміні напруги на величину ΔU обумовлена зміною об'ємного заряду нескомпенсованих іонів акцепторів поблизу лівої границі ОПЗ (рис. 1.1,*а*) на величину ΔQ і рівною їй зміною заряду іонів донорів поблизу правої границі. Одночасно, за рахунок протікання струму в зовнішньому колі, буде виникати рух дірок до лівої границі ОПЗ і електронів - до правої границі ОПЗ. Електронно-дірковий перехід у колах змінного струму веде себе подібно до конденсатора. Ємність такого конденсатора називають бар'єрною ємністю p-n-переходу.

Величину бар'єрної ємності можна визначити за формулою:

$$C_б = \frac{\Delta Q}{\Delta U} = S\sqrt{\frac{q\varepsilon\varepsilon_0 N^*}{2(\varphi_k - U)}}, \qquad (1.3)$$

де S - площа p-n-переходу.

В залежності від концентрації легуючої домішки в слабо легованій області товщина ОПЗ становить 1 - 10 мкм, а значення питомої ємності p-n-переходу знаходиться в межах 10^{-8} - 10^{-10} Ф/см^2. При зворотній напрузі $C_б$ зменшується, що обумовлено залежністю $\delta(U)$.

Вольт-амперна характеристика p-n-переходу. В стані термодинамічної рівноваги (ТДР) області напівпровідника поза областями просторового заряду є електронейтральними. Для n-області умова електронейтральності записується як

$$p_n - n_n + N_D = 0$$

і означає, що число додатних зарядів дірок та іонів донорів рівне числу від'ємних зарядів - електронів. Аналогічно, для p-області умова електронейтральності має вигляд:

$$p_p - n_p - N_A = 0.$$

При прикладанні зовнішньої прямої напруги рівновага порушується. Зменшення висоти потенціального бар'єра приводить до того, що з p-області за рахунок дифузії в n-область за межу $x = \delta_n$ будуть проходити дірки (рис. 1.1,*в*). Внаслідок того, що час життя дірок τ_p скінченний, їх рекомбінація з електронами буде відбуватися не зразу і тому в деякій області, за межами області просторового заряду, концентрація дірок p_n буде більша рівноважної p_{no}. Одночасно в n-області збільшиться концентрація електронів, оскільки дірки порушать електронейтральність і поле, обумовлене ними, підтягне електрони з правого (рис. 1.1,*а*) омічного контакту. В міру руху вправо дірки будуть рекомбінувати з електронами і їх надлишкова концентрація буде спадати до нуля.

Аналогічно, при U > 0 електрони будуть рухатися через область просторового заряду вліво за межу $x = -\delta_p$, де їх надлишкова концентрація $\Delta n = n_p - n_{po}$ зменшується за рахунок рекомбінації з дірками.

Для кількісних розрахунків необхідно знати, яка кількість носіїв заряду переходить потенціальний бар'єр і як ця кількість залежить від прикладеної напруги.

У стані термодинамічної рівноваги (ТДР) відношення концентрації дірок зліва від потенціального бар'єра ($x = -\delta_p$) до концентрації дірок справа ($x = -\delta_n$) визначається співвідношенням:

$$\frac{p_n(\delta_n)}{p_p(-\delta_p)} = \frac{p_{no}}{p_{po}} = \exp\left(-\frac{\varphi_k}{\varphi_T}\right). \qquad (1.4)$$

Фізичний зміст цього виразу такий. В невиродженому напівпровіднику носії заряду підлягають статистиці Максвела - Больцмана, тобто їх число експоненціально зменшується з ростом енергії частинок. Тому в стані ТДР число дірок, які пройшли потенціальний бар'єр, рівне числу тих дірок зліва від ОПЗ, енергія яких більша висоти потенціального бар'єра φ_k.

При прикладанні прямої напруги (U > 0) висота потенціального бар'єра зменшується і стає рівною $\varphi_k - U$. Тому концентрація дірок, які пройшли потенціальний бар'єр, збільшиться і стане рівною:

$$p_{n1} = p_n(\delta_n) = p_{po}\exp[-(\varphi_k - U)/\varphi_T]. \qquad (1.5)$$

Врахувавши (1.4), можна записати:

$$p_{n1} = p_{no}\exp(U/\varphi_T). \qquad (1.6)$$

Аналогічно, число електронів, які проходять із n-області в квазінейтральну p-область:

$$n_{p1} = n(-\delta_p) = n_{po}\exp(U/\varphi_T). \qquad (1.7)$$

При зворотному зміщенні (U < 0) p-n-переходу висота потенціального бар'єра збільшується і кількість основних носіїв заряду, які можуть пройти потенціальний бар'єр, експоненціально зменшується.

Умови (1.6) і (1.7) називають граничними умовами для неосновних носіїв, або умовами Шоклі.

Розглянемо виведення формули для ідеалізованої ВАХ p-n-переходу при низькому рівні інжекції носіїв заряду, в якому межа розділу між p- і n-областями являє собою протяжну площину і її лінійні розміри більші товщини ОПЗ. Будемо вважати, що атоми домішки повністю іонізовані і струм обумовлений тільки дифузією.

Поведінка дірок описується рівнянням неперервності:

$$-\frac{1}{q}\frac{dJ_p}{dx} - \frac{p - p_{no}}{\tau_p} = \frac{dp}{dt}. \qquad (1.8)$$



Рис. 1.2. Розподіл концентрації носіїв заряду і густини струмів у p-n-переході: *а* - при прямому зміщенні; *б* - при зворотному зміщенні.

Для стаціонарного випадку dp/dt = 0, і, врахувавши, що густина струму дірок рівна:

$$J_p = -qD_p \frac{dp}{dx}, \qquad (1.9)$$

рівняння (1.8) можна записати у вигляді:

$$D_p \frac{d^2p}{dt^2} - \frac{p - p_{no}}{\tau_p} = 0. \qquad (1.10)$$

Поділимо обидві частини рівняння (1.10) на коефіцієнт дифузії D_p і, ввівши дифузійну довжину L_p

$$L_p^2 = D_p \tau_p; \quad \Delta p = p - p_{no},$$

де Δp - нерівноважна концентрація дірок, одержимо:

$$\frac{d^2\Delta p}{dx^2} - \frac{\Delta p}{L_p^2} = 0.$$

Загальний розв'язок цього рівняння має вигляд:

$$\Delta p(x) = A_1 \exp(x/L_p) + A_2 \exp(-x/L_p).$$

Постійні коефіцієнти знаходяться з граничних умов:
при $x = \delta_n$

$$\Delta p_{n1} = p_{no}[\exp(U/\varphi_T) - 1],$$

при $x = W$ $\Delta p = 0$.

В ідеальній теорії вважається, що практично всі надлишкові дірки рекомбінують, не доходячи до контакту. В такому разі все одно, на якій віддалі W від контакту (рис. 1.1,*а*) знаходиться права границя p-n-переходу (практично досить, щоб $W > 3L$).

Розв'язок рівняння дифузії для дірок із заданими граничними умовами має вигляд:

$$\Delta p(x) = \Delta p_{n1} \exp(-x/L_p) = p_{no}[\exp(U/\varphi_T) - 1]\exp(-x/L_p). \qquad (1.11)$$

Вираз для густини струму дірок одержимо, диференціюючи (1.11) по x і підставляючи одержаний результат в (1.9):

$$J_p(x) = \frac{qD_p \Delta p_{n1}}{L_p}\exp(-x/L_p) = \frac{qD_p p_{no}}{L_p} p_{no}[\exp(U/\varphi_T) - 1]\exp(-x/L_p).$$

Надлишкова концентрація і струм дірок, інжектованих в базу діода, експоненціально зменшуються з ростом x (рис. 1.2). Це відбувається за рахунок рекомбінації дірок з електронами. Надлишкова концентрація і струм дірок спадають в $e \approx 2{,}72$ раза на віддалі L_p.

Густина дифузійного струму дірок, інжектованих в n-область через межу $x = \delta_n$, буде:

$$J_p(+0) = \frac{qD_p n_{no}}{L_p}[\exp(U/\varphi_T) - 1].$$

Аналогічно можна одержати густину струму електронів, інжектованих в p-область, для координати $x = -\delta_n$:

$$J_n(-0) = \frac{qD_n n_{po}}{L_n}[\exp(U/\varphi_T) - 1],$$

де символічна координата –0 відповідає лівій границі ОПЗ ($x = -\delta_p$), а координата +0 відповідає правій границі ОПЗ ($x = \delta_n$).

Повна густина струму через p-n-перехід рівна сумі густин струмів електронів і дірок в будь-якому перерізі діода:

$$J_p(0) = J_p(+0) + J_n(-0) = J_s[\exp(U/\varphi_T) - 1],$$

де

$$J_s = \frac{qD_p p_{no}}{L_p} + \frac{qD_n n_{po}}{L_n}.$$

Якщо врахувати площу S p-n-переходу, то струм I = SJ, тоді

$$I = I_s\left[\exp(U/\varphi_T) - 1\right]. \qquad (1.12)$$

Вираз (1.12) описує вольт-амперну характеристику ідеалізованого p-n-переходу.

При прямій напрузі на p-n-переході прямий струм швидко зростає при збільшенні напруги. При зворотній напрузі струм через p-n-перехід прямує до постійної величини I_S, яка називається струмом насичення.

В різко несиметричному p^+-n-переході концентрація дірок p_{po} в p^+-області набагато більша концентрації електронів у n-області. Для неосновних носіїв заряду справджується обернена нерівність $p_{no} >> n_{po}$. В цьому випадку густина струму дірок $J_{Sp} = qD_p p_{no}/L_p$ на багато порядків більша густини струму електронів $J_{Sn} = qD_n n_{po}/L_n$ і тому зворотний струм насичення визначається параметрами n-області:

$$I_S = \frac{SqL_p p_{no}}{\tau_p} = \frac{SqL_p n_i^2}{(n_{no}\tau_p)}.$$

За своєю природою струм I_S в p^+-n-переході являє собою струм теплової генерації дірок у квазінейтральній n-базі. Його можна уявити собі як струм, який виникає в результаті теплової генерації дірок в об'ємі SL_p зі швидкістю p_{no}/τ_p, тобто в шарі бази товщиною L_p, яка примикає до правої границі ОПЗ.

Експериментально встановлено, що формула (1.12) задовільно описує ВАХ p-n-переходів, виготовлених на основі напівпровідників з малою шириною забороненої зони, включаючи Ge (E_g = 0,66 еВ). Зворотні вітки ВАХ Si, GaAs, GaP p-n-переходів не мають ділянки насичення. Для пояснення цього явища необхідно врахувати наявність теплової генерації носіїв у середині ОПЗ p-n-переходу.

При зворотній напрузі на p-n-переході ОПЗ збіднена носіями заряду і рівновага між процесами генерації і рекомбінації зміщена в бік генерації носіїв заряду. В результаті генерації пар електрон - дірка утворюється зворотний струм генерації носіїв заряду в ОПЗ p-n-переходу I_{RG}, який пропорційний об'єму ОПЗ Sδ і швидкості генерації носіїв у запірному шарі $G \cong n_i/2\tau_0$, де τ_0 - час життя носіїв в ОПЗ:

$$I_{RG} = Sq\frac{n_i}{2\tau_0}\delta(U) = I_{RG_0}\left(1 - \frac{U}{\varphi_k}\right)^n,$$

де $I_{RG_0} \approx Sqn_i\,\delta(0)/2\tau_0$; n = 1/2 для різкого і n = 1/3 для плавного p-n-переходів.

Повний зворотний струм визначається сумою струму насичення I_S, струму генерації носіїв в ОПЗ p-n-переходу I_{RG}, струмів витоку в об'ємі і по поверхні.

Статична модель діода. Для побудови статичної моделі діода повну ВАХ діода проставляють відрізками прямих так, щоб вона найточніше відображала реальну ВАХ (в заданому діапазоні струмів і напруг).



Рис. 1.3. Лінійна апроксимація ВАХ діода.

Апроксимуючі відрізки прямих найкраще проводити січними прямими (рис. 1.3). В цьому випадку реальна ВАХ діода січними розділяється на три області:

область провідності $U_д \geq U_{пр}$

$$U_д = U_{пр} + I_д r_{дин};$$

область відсікання $-U_{проб} < U_д < U_{пр}$

$$U_д = -I_д r_{вит} + I_д r_{вит};$$

область пробивання $U_д < -U_{проб}$

$$U_д = -U_{проб} - I_д r_{проб}.$$

Динамічна модель діода. Дану модель одержують уведенням у схему елементів, які відображають реальні параметри діода (рис. 1.4). Опір $r_б$ - омічний опір бази (високоомної області структури діода), $r_{вит}$ - опір витоку діода. Струм через діод моделюється джерелом струму:

$$I_д = I_0 \left[\exp(-U_д / m\varphi_T) - 1\right],$$

де I_0, m - параметри моделі для прямої вітки ВАХ.

Динамічні властивості діода описуються бар'єрною $C_б$ і дифузійною $C_{диф}$ ємностями. Бар'єрну ємність знаходять за формулою:

$$C_б = C_0 / (1 - U_д / \varphi_T)^{\gamma},$$

де C_0 - значення бар'єрної ємності при U = 0; γ = 0,3 - 0,5 - параметр апроксимації.



Рис. 1.4. Динамічна модель діода.

Дифузійну ємність, яка відображає накопичення неосновних нерівноважних носіїв заряду, можна записати в такому вигляді:

$$C_{диф} = \tau_{еф} I_д / \varphi_T ,$$

де $\tau_{еф}$ - ефективна постійна часу (рівна часу життя неосновних носіїв у базі діода для діодів із широкою базою і часу пролітання носіїв через базу для діодів з вузькою базою).

Основні параметри діодів. Параметри діодів розділяють на граничні (максимальні й мінімальні та допустимі значення) і робочі.

Допустиме значення параметра - це значення, при якому очікується задовільна робота приладу, а гранично допустиме значення - це значення, за межами якого прилад може бути виведений з ладу.

Для характеристики випрямних діодів використовуються такі параметри:

- максимально допустима постійна зворотна напруга $U_{зв\ max}$ - напруга, яка може бути прикладена до діода тривалий час без ризику порушення його працездатності. Звичайно $U_{зв\ max} = (0,5 - 0,8)U_{проб}$;
- максимально допустимий постійний прямий струм $I_{пр\ max}$;
- постійна пряма напруга $U_{пр}$ при заданому прямому струмі $I_{пр} = I_{ро\ max}$;
- максимально допустимий постійний зворотний струм $I_{зв\ max}$ - зворотний струм виток діода при прикладенні до нього $U_{зв\ max}$;
- частота без зниження режимів - верхнє значення частоти, при якій забезпечуються задані струми і напруги.

За максимально допустимим випрямленим струмом діоди поділені на три групи:

- діоди малої потужності ($I_{пр} < 0,3$ А);
- діоди середньої потужності ($0,3 < I_{пр} < 10$ А);
- потужні, або силові, діоди ($I_{пр} > 10$ А).

Методика досліджень

Дослідження ВАХ кремнієвого та германієвого випрямних діодів при кімнатній температурі. Для дослідження прямих віток ВАХ зібрати схеми, які зображені на рис. 1.5. Схему рис. 1.5,*а* використовувати при вимірюванні струмів, більших 10 мкА. Напруга $U_ж$ рівна 5 В, $R_{обм}$ вибрати з умови $U_ж / R_{обм} < I_{пр\ max}$, де $I_{пр\ max}$ - максимально допустимий постійний струм для досліджуваного діода. Струми, менші за 10 мкА, вимірювати за схемою рис. 1.5,*б*. Значення опору резистора $R_{обм}$ таке саме, як і в схемі рис. 1.5,*а*, а опір резис-



Рис. 1.5. Схеми для дослідження ВАХ діодів.

тора R рівний 100 кОм. Напругу на діоді U і струм через діод I вирахувати за формулами:

$$U = U_1 - U_2; \quad I = U_2/R,$$

де U_1 і U_2 - напруги, виміряні вольтметрами PA1 і PA2 відповідно (вказані напруги можна вимірювати і одним вольтметром, перемикаючи його вхід то на один, то на інший вивід діода VD).

Дослідження зворотних віток ВАХ здійснювати на окремому лабораторному макеті, який зібраний за схемою, аналогічною рис.1.5,*б*, лише струм через діод і напругу на ньому вимірювати одним приладом - цифровим вольтметром типу В7-21А.

Увага! Якщо Ви не знаєте, як працювати на вказаному макеті, то зверніться за консультацією до викладача або чергового лаборанта.

Завдання до лабораторної роботи

Завдання 1. Побудувати прямі вітки ВАХ у звичайному та напівлогарифмічному масштабах (див. [2], стор. 71, мал. 1.17).

Завдання 2. Побудувати зворотні вітки ВАХ у звичайному масштабі.

Завдання 3. Визначити з прямих віток ВАХ при великих струмах опір бази досліджуваних діодів $r_б$.

Завдання 4. Користуючись програмою "Моделювання напівпровідникового діода", визначити параметри моделі для малих струмів.

Завдання 5. Порівняти одержані експериментальні результати з теоретичними і зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:
- назву і мету роботи;
- принцип дії, ВАХ і основні параметри випрямних діодів;
- прямі вітки ВАХ у звичайному та напівлогарифмічному масштабах;
- зворотні вітки ВАХ у звичайному масштабі;
- висновки.

Контрольні запитання

1. Що називають p-n-переходом?
2. Як вирахувати концентрацію основних і неосновних носіїв заряду в напівпровіднику?
3. Опишіть процеси дифузії та дрейфу носіїв заряду в p-n-переході при відсутності зовнішньої напруги на ньому.
4. Опишіть процеси дифузії та дрейфу носіїв заряду в p-n-переході при прикладанні зовнішньої напруги до нього.
5. Що називають контактною різницею потенціалів p-n-переходу?
6. Що називають базою діода?

7. Поясніть процес інжекції неосновних носіїв заряду через p-n-перехід.
8. Поясніть процеси екстракції неосновних носіїв заряду через p-n-перехід.
9. Намалюйте ВАХ ідеального p-n-переходу. Запишіть формулу Шоклі.
10. Як впливають процеси рекомбінації носіїв заряду в ОПЗ на ВАХ діодів?
11. Як впливають процеси генерації носіїв заряду в ОПЗ на ВАХ діодів?
12. Як позначаються на схемах і маркуються напівпровідникові діоди?
13. Перерахуйте і поясніть відмінності у властивостях і параметрах кремнієвих і германієвих випрямних діодів.
14. Як впливає температура на параметри випрямних діодів?

2. ДОСЛІДЖЕННЯ СТАБІЛІТРОНІВ ТА ВАРИКАПІВ

Мета роботи: дослідження вольт-амперних та вольт-фарадних характеристик (ВФХ) стабілітронів та варикапів, визначення їх основних параметрів та побудова статичних моделей.

Теоретичні відомості

Лавинне пробивання p-n-переходу. Це явище пов'язане з утворенням лавини носіїв заряду в області просторового заряду (ОПЗ) під дією електричного поля. Починаючи з певного значення напруженості електричного поля E, носії заряду одержують енергію, достатню для утворення нових електронно-діркових пар в результаті ударної іонізації атомів напівпровідника. В міру підвищення зворотної напруги інтенсивність ударної іонізації збільшується і процес помноження електронно-діркових пар набуває лавинного характеру, а струм через p-n-перехід необмежено зростає. Напруга $U_{пр}$, при якій це відбувається, називається напругою лавинного пробивання.

Для різкого несиметричного p^+-n-переходу середнє значення напруженості електричного поля в ОПЗ можна записати так:

$$E = \frac{U}{\delta} = \sqrt{\frac{qUN_D}{2\varepsilon\varepsilon_0}}. \qquad (2.1)$$

Оскільки пробивання p-n-переходу розпочинається при досягненні певного значення напруженості електричного поля $E_{кр}$, яке визначається типом матеріалу, з якого виготовлений p-n-перехід, та його структурою, то із (2.1) можна оцінити значення напруги пробивання p-n-переходу:

$$U_{пр} = \frac{2\varepsilon\varepsilon_0}{q}\frac{E_{кр}^2}{N_D}. \qquad (2.2)$$

На практиці для оцінки $U_{пр}$ використовують таку формулу:

$$U_{пр} = 60\left(\frac{E_g}{1.1}\right)^{3/2}\left(\frac{N_D}{10^{16}}\right)^{-3/4}, \qquad (2.3)$$

де ширина забороненої зони напівпровідника E_g береться в електронвольтах, N - в обернених сантиметрах кубічних, а $U_{пр}$ - у вольтах.

Для p-n-переходів з лінійним розподілом домішки:

$$U_{пр} = 60\left(\frac{E_g}{1.1}\right)^{1.2}\left(\frac{a}{3\cdot10^{20}}\right)^{-0.4}, \qquad (2.4)$$

де a - градієнт концентрації домішки, $см^{-4}$.

Якщо відомий питомий опір ρ (Ом·см) вихідного напівпровідника, тоді для кремнієвих p^+-n-переходів $U_{пр} = 96\rho^{0.78}$; для n^+-p-переходів $U_{пр} = 48\rho^{0.78}$; для германієвих p^+-n-переходів $U_{пр} = 100\rho^{0.8}$, а для n^+-p-переходів $U_{пр} = 55\rho^{0.8}$.

Пробивна напруга різких несиметричних p-n-переходів визначається питомим опором $\rho_б$ слабо легованої області, оскільки від неї залежить товщина p-n-переходу.

Зворотну вітку ВАХ p-n-переходу в області лавинного пробивання наближено можна описати, якщо використати емпіричне співвідношення Міллера для коефіцієнта лавинного помноження:

$$M = \frac{1}{1-(U/U_{пр})^n},$$

де показник степеня n залежить від природи носіїв заряду, які викликають іонізацію атомів, та структури p-n-переходу. Якщо прийняти, що $M = I_Д/I_0$, де $I_0 = I_S + I_{RG}$, то

$$I_Д = \frac{I_0}{1-(U/U_{пр})^n}.$$

Із підвищенням температури зменшується довжина вільного пробігу носіїв заряду, а значить, і енергія, яку може набути носій заряду на цій довжині в електричному полі. Тобто підвищення температури приводить до збільшення пробивної напруги при лавинному пробиванні.

Тунельне пробивання p-n-переходу. Із збільшенням концентрації домішки в базі товщина ОПЗ стає меншою від довжини вільного пробігу носіїв заряду, ударна іонізація при цьому неможлива і пробивання p-n-переходу буде проходити тільки за рахунок тунельного ефекту. При тунельному пробиванні зворотний струм p-n-переходу різко зростає внаслідок тунельного проходження електронів із валентної зони p-області в зону провідності n-області напівпровідника в тій області p-n-переходу, де існує сильне електричне поле. Якщо довжина хвилі електрона порівняння з товщиною ОПЗ, то існує кінцева ймовірність тунелювання електронів із валентної зони p-області в зону провідності n-області. Зростання тунельного струму в області пробивання проходить при критичній напруженості електричного поля $E_{кр}$. Зворотна напруга різкого p-n-переходу зв'язана з максимальною напруженістю поля співвідношенням (2.2), в якому N_D слід замінити на приведену концентрацію легуючої домішки

$$N^* = N_A N_D/(N_A + N_D).$$

Експериментально знайдено, що для германію $E_{кр} = 3{,}7\cdot10^5$ В/см, а для кремнію $E_{кр} = 1{,}4\cdot10^6$ В/см. Тунельне пробивання в кремнієвих p-n-переходах має місце при концентрації домішок у базі $N_D = 10^{18}$ см$^{-3}$. Напруга тунельного пробивання при цьому менша 5 В. При значно меншому ступені легування має місце лавинне пробивання.

Тунельний механізм пробивання p-n-переходу відрізняється від лавинного знаком зміни $U_{пр}$ при зміні температури. З підвищенням температури ширина забороненої зони в германії і кремнії зменшується, тому ймовірність тунелювання електронів збільшується, що обумовлює зменшення $U_{пр}$.

У зв'язку з тим, що лавинне пробивання характерне для діодів, виготовлених на основі напівпровідників з великою шириною забороненої зони, вихідним



Рис. 2.1. Робоча ділянка ВАХ стабілітрона.

матеріалом для стабілітронів є кремній. Шляхом зміни концентрації легуючої домішки одержують p-n-переходи з різними значеннями напруги стабілізації $U_{ст}$ (від 3 до 400 В). Низьковольтні стабілітрони виготовляють на основі сильно легованого кремнію. Вони мають напругу стабілізації меншу 5 В, яка обумовлена тунельним пробиванням. Високовольтні стабілітрони виготовляються на основі слабо легованого кремнію. В них реалізується лавинний механізм пробивання p-n-переходу.

Стабілітрони. Напівпровідниковий стабілітрон - це діод, напруга на якому в області електричного пробивання слабо залежить від струму і який використовується для стабілізації напруги. Стабілітрони працюють у режимі лавинного або тунельного пробивання p-n-переходу. При цьому має місце різке зростання зворотного струму, а зворотна напруга змінюється дуже мало. Цю властивість ВАХ кремнієвого діода в області пробивання p-n-переходу (рис. 2.1) використовують для стабілізації напруги, а також для фіксування рівнів напруг в електричних схемах, останнім пояснюється друга назва цих діодів - опорні діоди.

Основні параметри стабілітронів:

- напруга стабілізації $U_{ст}$ - значення напруги на стабілітроні при протіканні через нього заданого струму $I_{ст}$;
- мінімальний струм стабілізації $I_{ст\ min}$ - мінімальний струм, при якому встановлюється стійкий режим пробивання p-n-переходу;
- температурний коефіцієнт напруги стабілізації

$$\alpha_{ст} = \frac{1}{U_{ст}} \frac{\Delta U}{\Delta T}\bigg|_{I_{ст} = const};$$

- динамічний опір стабілітрона $r_{дин} = \Delta U_{ст}/\Delta I_{ст}$;
- статичний опір стабілітрона $r_{ст} = U_{ст}/I_{ст}$;
- максимальний струм стабілізації $I_{ст\ max}$ - найбільший струм, який може протікати через стабілітрон, щоб потужність, яка виділяється на приладі, не перевищувала встановлене значення.

Температурний коефіцієнт напруги стабілізації $\alpha_{ст}$ має додатні значення для високовольтних стабілітронів і від'ємні - для низьковольтних. Це пояснюється залежністю механізму пробивання від ступеня легування напівпровідника. Зміна знаку $\alpha_{ст}$ відбувається при концентраціях домішки в кремнії близько $5 \cdot 10^{17}$ см$^{-3}$. При $U_{ст}$ = 5 - 7 В коефіцієнт $\alpha_{ст}$ мінімальний.

Один із методів зменшення $\alpha_{ст}$ полягає в послідовному з'єднанні переходів з рівними за значенням, але протилежними за знаком коефіцієнтами $dU_д/dT$.

Різновидністю кремнієвих стабілітронів є стабістори. В цих діодах для стабілізації низьких напруг (до 2 В) використовується пряма вітка ВАХ p-n-переходу. Для виготовлення стабісторів використовується сильно легований кремній, що дозволяє отримати менші значення опору бази діода.

Варикапи. Варикап - це напівпровідниковий діод, в якому використовується явище залежності бар'єрної ємності p-n-переходу від зворотної напруги.

Варикапи використовуються у пристроях зміни частоти коливань в коливальному контурі, у схемах параметричних підсилювачів, помножувачів частоти і в інших електронних пристроях.

Основним матеріалом, з якого виготовляються варикапи, є кремній, а останнім часом - GaAs. У сплавних варикапах електричний перехід різкий, розподіл легуючої домішки вздовж переходу рівномірний. У дифузійних варикапах p-n-перехід плавний. Вольт-фарадна характеристика (ВФХ) варикапа апроксимується формулою (див. лабораторну роботу № 1):

$$C_б = \frac{C_0}{(1 - U/\varphi_T)}.$$

Коефіцієнт $\gamma = 0{,}5$ для сплавних і $\gamma = 0{,}3$ для дифузійних p-n-переходів (у цій формулі $U < 0$ - зворотна напруга на діоді).

Для одержання різкої залежності $C_б = f(U)$ в епітаксіальних варикапах використовуються переходи зі структурою p^+-n-n^+-типу і протилежним градієнтом легуючої домішки в базі діода (рис. 2.2).



Рис. 2.2. Структура (*а*) та еквівалентна схема (*б*) варикапа.

Як і в інших діодах, опір бази варикапа повинен бути по можливості малим. Одночасно, для того, щоб пробивна напруга була велика, необхідно збільшувати питомий опір шарів бази, які межують з p-n-переходом. Тому база варикапа складається з двох шарів (рис. 2.2.*а*). Основна частина бази - підкладка - повинна бути низькоомною, а тонкий шар бази, який знаходиться біля переходу, виконується високоомним. Еквівалентна схема варикапа наведена на рис. 2.2.*б*. У схемі $C_б$ - конденсатор, який враховує бар'єрну ємність p-n-переходу; резистор $r_д$ враховує диференціальний опір і опір витоку переходу; $r_б$ - резистор, який моделює опір бази.

Основні параметри варикапів:

- ємність варикапа $C_в$ - ємність, виміряна між виводами діода при заданій зворотній напрузі;

- коефіцієнт перекриття по ємності K_c - відношення ємностей варикапа при двох заданих значеннях зворотної напруги;

- добротність варикапа $Q_в$ - відношення реактивного опору варикапа на заданій частоті змінного сигналу до опору втрат при заданому значенні ємності або зворотної напруги.

Методика досліджень

1. *Дослідження ВАХ стабілітронів та варикапів при кімнатній температурі.* Для дослідження прямих віток ВАХ зібрати схему, яка зображена на рис. 1.5,*а* (лабораторна робота № 1). Зворотну вітку ВАХ стабілітрона досліджувати за схемою рис. 2.3. Напруга $U_ж$ = 15 В, опір резистора $R_д$ вибирати у межах 300 - 500 Ом. Зворотну вітку ВАХ варикапа досліджувати так само, як і випрямних діодів. Із вимірювань визначити два параметри варикапа: зворотний струм варикапа $I_{зв}$ при заданій напрузі $U_{зв}$ та максимальну зворотну напругу $U_{зв\ max}$. Із вимірювань зворотної вітки ВАХ стабілітрона визначити: напругу стабілізації $U_{ст}$, мінімальний струм стабілізації $I_{ст\ min}$, максимальний струм стабілізації $I_{ст\ max}$, диференціальний $r_д$ та статичний $r_{ст}$ опори.

2. *Дослідження ВФХ варикапа.* Для досліджень використовувати схему, наведену на рис. 2.4. Вимірювання проводити на окремому лабораторному макеті.



Рис. 2.3. Схема для дослідження ВАХ стабілітронів.



Рис. 2.4. Схема для дослідження ВФХ варикапів.

Ємність p-n-переходу вимірювати Q-метром типу ВМ-560.

Увага! Якщо Ви не знаєте, як проводити вимірювання на лабораторному макеті, то зверніться за консультацією до викладача або чергового лаборанта.

Завдання до лабораторної роботи

Завдання 1. Побудувати прямі вітки ВАХ стабілітрона та варикапа в однаковому масштабі. Пояснити відмінності в графіках.

Завдання 2. Побудувати зворотну вітку ВАХ стабілітрона. Із графіка визначити основні параметри стабілітрона.

Завдання 3. Побудувати графік залежності ємності варикапа від напруги. Із графіка визначити параметри варикапа: $C_в$ та K_c.

Завдання 4. Користуючись методикою, описаною у [2] (п. 6.2.4, стор. 466), одержати формулу для залежності $C_б(U)$.

Завдання 5. Побудувати модель стабілітрона для області, де виникає пробивання p-n-переходу.

Завдання 6. Порівняти одержані експериментальні результати з теоретичними і зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:
- назву та мету роботи;
- принцип дії та основні параметри стабілітронів і варикапів;
- прямі вітки ВАХ стабілітронів і варикапів;
- зворотну вітку ВАХ стабілітрона;
- вольт-фарадну характеристику варикапа;
- висновки.

Контрольні запитання

1. Що називають бар'єрною ємністю p-n-переходу?
2. Як вирахувати концентрацію легуючої домішки із ВФХ?
3. Опишіть процеси теплового пробивання p-n-переходу.
4. Опишіть процеси лавинного пробивання p-n-переходу.
5. Що називають контактною різницею потенціалів p-n-переходу? Як її визначити з ВФХ?
6. Що називають базою діода?
7. Намалюйте ВФХ ідеального p-n-переходу. Запишіть формулу залежності ємності p-n-переходу від прикладеної до нього напруги.
8. Як впливає концентрація легуючої домішки на ВАХ стабілітрона?
9. Чим відрізняються ВАХ стабілітронів з лавинним і тунельним механізмами пробивання p-n-переходу?
10. Як позначаються на схемах і маркуються напівпровідникові стабілітрони?
11. Чому напівпровідникові стабілітрони виготовляються на основі кремнію?
12. Як впливає температура на параметри стабілітрона?

3. ДОСЛІДЖЕННЯ СТАТИЧНИХ ХАРАКТЕРИСТИК БІПОЛЯРНОГО ТРАНЗИСТОРА

Мета роботи: ознайомлення з основними схемами вмикання та дослідження вольт-амперних характеристик біполярного транзистора, увімкненого за схемою із спільною базою. Визначення параметрів транзистора.

Теоретичні відомості

Структура і основні режими роботи біполярного транзистора. Біполярний транзистор - це напівпровідниковий прилад з двома взаємодіючими переходами і трьома або більше виводами, підсилювальні властивості якого обумовлені явищами інжекції й екстракції неосновних носіїв заряду.

Біполярний транзистор складається з трьох областей різного типу електропровідності, які утворюють два p-n-переходи, що знаходяться достатньо близько один до одного. В залежності від порядку розміщення областей розрізняють p-n-p- і n-p-n-транзистори. Спрощені структури транзисторів та їх умовні графічні зображення наведені на рис. 3.1.

У біполярних транзисторах, які далі по тексту називатимемо транзисторами, перенесення електричного струму через кристал напівпровідника і підсилення сигналу обумовлені рухом носіїв заряду двох знаків - електронів і дірок.

Центральну область напівпровідникової структури транзистора називають базою. До бази з лівого боку примикає емітерний p-n-перехід (1, рис. 3.1), а з правого - колекторний (2, рис. 3.1). До зовнішніх областей емітера (Е), бази (Б) і колектора (К) приєднані виводи (металеві електроди), на які подається напруга.



Рис. 3.1. Структура біполярного транзистора та умовне графічне зображення: *а* - p-n-p; *б* - n-p-n.

В залежності від співвідношення полярності напруги на p-n-переходах розрізняють такі режими роботи транзистора:

- активний (підсилювальний) режим (відповідає значенням $U_E > 0$, $U_K < 0$), при якому транзистор може підсилювати як потужність, так і напругу сигналів;

- режим насичення ($U_E > 0$, $U_K > 0$), при якому колекторний та емітерний переходи інжектують неосновні носії заряду в базу транзистора;

- режим відсікання струму колектора (відповідає значенням $U_K < 0$, $U_E < 0$), при якому струм колектора малий і майже не залежить від напруги на колекторі.

Це три основні режими роботи транзистора. Крім цих режимів, транзистори можуть працювати ще в інверсному режимі, коли емітерний перехід зміщений у зворотному ($U_E < 0$) напрямку, а колекторний - у прямому ($U_K > 0$).

У режимах відсікання і насичення управління струмами транзистора майже відсутнє. Основні характеристики транзистора визначаються, у першу чергу, процесами, які проходять у базі. В залежності від розподілу домішок у базі може існувати електричне поле, а може його і не бути. Якщо при відсутності струмів у базі існує електричне поле, яке сприяє рухові неосновних носіїв заряду від емітера до колектора, то транзистор називають дрейфовим. Якщо ж поле в базі відсутнє - бездрейфовим.

Розглянемо принцип дії n-p-n-транзистора. В активному режимі на емітерний перехід подається пряме зміщення, а на колекторний - зворотне, як показано на рис. 3.2,*а*. Базовий вивід є спільним для вхідного (емітерного) і вихідного (колекторного) кола. В такому випадку говорять, що транзистор увімкнений по схемі зі спільною базою (СБ). Аналогічно можна ввімкнути транзистор зі спільним емітером (СЕ) (рис. 3.2,*б*) та спільним колектором (СК) (рис. 3.2,*в*).

В n-p-n-транзисторі з СБ емітерний p-n-перехід інжектує електрони з n-емітера в базову область транзистора. Якщо концентрація легуючої домішки в емітері значно більша, ніж в базі, $N_E >> N_B$, то струм електронів I_{En}, інжектованих у базу, буде практично рівний повному струмові емітера I_E. Ефективність емітера характеризується коефіцієнтом інжекції $\gamma = I_{En}/I_E$, який повинен бути близький до одиниці.

Частина електронів, інжектованих емітером, буде рекомбінувати з дірками в базі. Якщо товщина бази набагато менша дифузійної довжини електронів L_N у ній, то більшість електронів дійде до колектора. Електрони, що дійшли до ОПЗ колектора, будуть захоплені електричним полем p-n-переходу і переміститься в квазінейтральну область колектора. Ефективність переміщення електронів через базу характеризується коефіцієнтом перенесення $\kappa = I_{Kn}/I_{En}$, де I_{Kn} - струм електронів, які досягають лівої границі ОПЗ колекторного переходу. Значення κ в транзисторі з малим відношенням W/L_n близьке до одиниці. Загальний струм колектора описується таким виразом:

$$I_K = \alpha I_E - I_{K0}\left[\exp(U_K/\varphi_T) - 1\right], \qquad (3.1)$$

де $\alpha = \gamma\kappa$ - коефіцієнт передачі струму емітера; I_{K0} - зворотний струм насичення колекторного переходу; U_K - спад напруги на ОПЗ колектора.



а) *б)* *в)*

Рис. 3.2. Схеми увімкнення транзистора із спільною базою (*а*), спільним емітером (*б*) та спільним колектором (*в*).

Для активного режиму, коли $U_К/\varphi_Т >> 1$, вираз (3.1) спрощується і має вигляд:

$$I_К = \alpha I_Е + I_{К0}. \qquad (3.2)$$

Потрібно мати на увазі, що в (3.1) під $U_К$ розуміють різницю потенціалів на границях ОПЗ колекторного переходу. Ця напруга відрізняється від показаної на рис. 3.2,*а* напруги $U_{КБ}$ за рахунок спаду напруги на квазінейтральних областях бази та колектора. Далі будемо вважати, що $U_Е = U_{ЕБ}$, $U_К = U_{КБ}$.

Струм бази транзистора завжди рівний різниці струмів емітера і колектора:

$$I_Б = I_Е - I_К. \qquad (3.3)$$

Формула (3.1) визначає сукупність вихідних ВАХ транзистора, увімкненого по схемі зі спільною базою, параметром яких є струм емітера (рис. 3.3). При $I_Е = 0$ вихідна ВАХ транзистора подібна до характеристики ізольованого p-n-переходу.



а) *б)*

Рис. 3.3. Вихідні (*а*) та вхідні (*б*) ВАХ транзистора, увімкненого по схемі зі спільною базою.

При увімкненні транзистора по схемі зі спільною базою струм колектора практично рівний струму емітера ($\alpha \cong 1$) і слабо залежить від U_K. Для зменшення струму колектора до нуля необхідно на перехід колектор - база подати невелику пряму напругу (рис. 3.3.*а*).

У міру збільшення зворотної напруги на переході колектор - база до величини $U_{Kгр}$ струм колектора починає зростати, що обумовлено або лавинним пробиванням p-n-переходу, або проколом бази. Останнє має місце в транзисторах з малою шириною бази. В цьому випадку, при збільшенні напруги на колекторі, ОПЗ колекторного переходу розширюється в область бази і може з'єднатися з ОПЗ емітерного переходу.

Вхідні ВАХ транзистора, увімкненого по схемі ОБ, являють собою залежності $I_E(U_E)$, а параметром є напруга на колекторі U_K (рис. 3.3.*б*).

Із статичних ВАХ транзистора визначаються:

- диференційний опір колектора $r_K = \left.\frac{\Delta U_K}{\Delta I_K}\right|_{I_E = const}$;

- диференційний опір емітера $r_E = \left.\frac{\Delta U_E}{\Delta I_E}\right|_{I_K = const}$.

Методика досліджень

1. *Дослідження вхідних характеристик.* Для дослідження вхідних характеристик $I_E(U_{EБ})$ при різних значеннях напруги між колектором і базою $U_{KБ}$ зібрати схему, зображену на рис. 3.4. $U_ж1 = 5$ В. $U_ж2 = 15$ В, опори резисторів R2, R3 вибирати в межах 100 - 200 Ом. Напруги $U_{EБ}$ та $U_{KБ}$ вимірювати одним вольтметром шляхом перемикання входу з емітера на колектор. і навпаки. Вхідні характеристики знімати для $U_{KБ} < 0$ і $U_{KБ} > 0$. Обов'язково дослідити вхідну характеристику при $U_{KБ} = 0$ (колектор і базу транзистора з'єднати провідником). Струм емітера змінювати в межах від 0 до 100 мА.

При дослідженні вхідних характеристик слідкувати за напругою на колекторі і підтримувати задане її значення потенціометром R4.



Рис. 3.4. Схема для дослідження ВАХ транзистора, увімкненого по схемі зі спільною базою.

2. *Дослідження вихідних характеристик.* Вихідні характеристики $I_K(U_{KБ})$ дослідити при різних струмах емітера, для $U_{KБ} < 0$ і $U_{KБ} > 0$. Обов'язково дослідити характеристику для $U_{KБ} = 0$ (емітер і базу транзистора з'єднати провідником). Струм колектора змінювати в межах від 0 до 100 мА.

Завдання до лабораторної роботи

Завдання 1. Побудувати вхідні характеристики транзистора в однаковому масштабі.

Завдання 2. Побудувати вихідні характеристики транзистора в однаковому масштабі.

Завдання 3. Користуючись методикою, описаною у [2] (п. 6.3.1, стор. 471), та програмою "Моделювання напівпровідникового діода", вирахувати зворотні струми емітерного I_{E0} та колекторного I_{K0} переходів і параметри m_E та m_K.

Завдання 4. Із вихідних характеристик оцінити коефіцієнт передачі струму емітера та диференціальний опір колектора.

Завдання 5. Порівняти одержані експериментальні результати з теоретичними і зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:
- назву і тему роботи;
- принцип дії біполярного транзистора, основні параметри;
- вхідні та вихідні ВАХ в однаковому масштабі;
- висновки.

Контрольні запитання

1. Поясніть принцип роботи біполярного транзистора.
2. Які режими роботи транзистора ви знаєте?
3. Намалюйте та поясніть енергетичну діаграму транзистора для рівноважного стану та для активного режиму.
4. Опишіть процеси інжекції та екстракції носіїв заряду в транзисторі.
5. Що називають коефіцієнтом передачі струму емітера? Як він залежить від параметрів напівпровідникової структури?
6. Що називають базою транзистора?
7. Намалюйте вхідні характеристики транзистора, увімкненого по схемі зі спільною базою. Запишіть формулу, яка описує вхідні характеристики.
8. Як впливає напруга на колекторі на коефіцієнт передачі струму емітера?
9. Намалюйте вихідні характеристики транзистора, увімкненого по схемі зі спільною базою.
10. Як позначаються на схемах і маркуються біполярні транзистори?
11. Що називають диференціальним опором колектора? Як цей параметр визначити з вихідних характеристик?
12. Що називають об'ємним опором колектора?
13. Чому параметри транзистора залежать від температури?

4. ВИМІРЮВАННЯ ПАРАМЕТРІВ БІПОЛЯРНОГО ТРАНЗИСТОРА ТА ПЕРЕВІРКА МОДЕЛІ МОЛЛА - ЕБЕРСА

Мета роботи: ознайомлення з основними схемами вмикання та методами вимірювань фізичних параметрів біполярного транзистора, моделювання основних властивостей транзистора.

Теоретичні відомості

Фізичні процеси в біполярному транзисторі описуються системою рівнянь, яка являє собою математичну модель транзистора. Для її побудови необхідно одержати зв'язок між струмами I_E, I_K, які протікають у транзисторі, і напругами U_E, U_K, прикладеними до p-n-переходів транзистора.

Розподіл нерівноважних носіїв заряду в базі транзистора. У бездрейфовому транзисторі n-p-n-структури густина струму електронів у p-базі при низькому рівні інжекції визначається дифузією електронів:

$$J_n = qD_n \frac{dn}{dx}. \qquad (4.1)$$

Це рівняння дозволяє по відомому розподілу електронів у базі n(x) визначити електронні складові струмів емітера I_{En} і колектора I_{Kn}. Для знаходження розподілу n(x) розв'язується рівняння дифузії електронів:

$$\frac{d^2n}{dx^2} - \frac{n - n_{p0}}{L_n^2} = 0. \qquad (4.2)$$

де $L_n = \sqrt{D_n \tau_n}$ - дифузійна довжина електронів у базі.

Граничні умови при розв'язку рівняння (4.2) будуть такі. Якщо до ОПЗ емітерного переходу прикладена напруга U_E, то концентрація електронів на правій границі ОПЗ емітера в базі при x = 0 (рис. 4.1) визначається умовою Шоклі:

$$\Delta n_E = n_{pE} - n_{p0} = n_{p0}\left[\exp(U_E/\varphi_T) - 1\right]. \qquad (4.3)$$

До ОПЗ колекторного переходу прикладена напруга U_K. Тому надлишкову концентрацію електронів на границі області просторового заряду колектора в базі при x = W можна записати:

$$\Delta n_E = n_{pK} - n_{p0} = n_{p0}\left[\exp(U_K/\varphi_T) - 1\right]. \qquad (4.4)$$

Розв'язок рівняння дифузії (4.2) з граничними умовами (4.3), (4.4) має вигляд:

$$\Delta n(x) = n(x) - n_{p0} = \frac{\Delta n_E \operatorname{sh}\left[(W - x)/L_n\right] + \Delta n_K \operatorname{sh}(x/L_n)}{\operatorname{sh}(W/L_n)}. \qquad (4.5)$$

Диференціюючи (4.5) по x і підставляючи похідну у вираз (4.1), одержимо:

$$J_n(x) = -\frac{qD_n}{L_n} \frac{\Delta n_E \operatorname{ch}\left[(W - x)/L_n\right] - \Delta n_K \operatorname{ch}(x/L_n)}{\operatorname{sh}(W/L_n)}. \qquad (4.6)$$

Густина електронного струму емітера визначається із (4.6) при x = 0:

$$J_{En} = -\frac{qD_n n_{p0}}{L_n th(W/L_n)}\left[\exp(U_E/\varphi_T)-1\right]+\frac{qD_n n_{p0}}{L_n sh(W/L_n)}\left[\exp(U_K/\varphi_T)-1\right]. \quad (4.7)$$

Густину електронного струму колектора знайдено при x = W:

$$J_{Kn} = -\frac{qD_n n_{p0}}{L_n sh(W/L_n)}\left[\exp(U_E/\varphi_T)-1\right]+\frac{qD_n n_{p0}}{L_n th(W/L_n)}\left[\exp(U_K/\varphi_T)-1\right]. \quad (4.8)$$

Уведемо такі позначення:

$$J_{Ens} = J_{Kns} = \frac{qD_n n_{p0}}{L_n th(W/L_n)}; \quad (4.9)$$

$$J_{12s} = J_{21s} = \frac{qD_n n_{p0}}{L_n sh(W/L_n)}. \quad (4.10)$$

Тоді вирази (4.7) і (4.8) приймуть такий вигляд:

$$J_{En} = -J_{Ens}\left[\exp(U_E/\varphi_T)-1\right]+J_{12s}\left[\exp(U_K/\varphi_T)-1\right]; \quad (4.11)$$

$$J_{Kn} = -J_{21s}\left[\exp(U_E/\varphi_T)-1\right]+J_{Kns}\left[\exp(U_K/\varphi_T)-1\right]. \quad (4.12)$$



Рис. 4.1. Розподіл концентрації електронів і дірок (*а*) та їх густини струмів (*б*) в n-p-n-транзисторі.

Із цих співвідношень випливає, що для активної області бази структура рівнянь симетрична. Тобто, якщо поміняти місцями емітер і колектор і зберегти ці самі напруги, струми електронів J_{En} і J_{Kn} не зміняться.

Діркові складові дифузійних струмів J_{Ep} і J_{Kp} знаходять із рівнянь неперервності для емітерної і колекторної областей (див. лабораторну роботу № 1). Густина струму дірок на лівій границі ОПЗ емітерного p-n-переходу (рис. 4.1) визначається із співвідношення:

$$J_{Ep} = -\frac{qD_{pE}p_{n0E}}{L_{pE}}\left[\exp(U_E/\varphi_T)-1\right] = -J_{Eps}\left[\exp(U_E/\varphi_T)-1\right]. \qquad (4.13)$$

Аналогічно густина струму дірок на правій границі ОПЗ колекторного переходу:

$$J_{Kp} = -\frac{qD_{pK}p_{n0K}}{L_{pK}}\left[\exp(U_K/\varphi_T)-1\right] = -J_{Kps}\left[\exp(U_K/\varphi_T)-1\right]. \qquad (4.14)$$

Повний струм емітера I_E рівний сумі струмів електронів і дірок, помноженій на площу емітера S_E:

$$I_E = S_E\left(J_{EpS} + J_{EnS}\right)\left[\exp(U_E/\varphi_T)-1\right] - S_E J_{12s}\left[\exp(U_K/\varphi_T)-1\right]. \qquad (4.15)$$

Аналогічно знаходять повний струм колектора I_K:

$$I_K = S_E J_{21s}\left[\exp(U_E/\varphi_T)-1\right] - S_K\left(J_{KnS} + J_{KpS}\right)\left[\exp(U_K/\varphi_T)-1\right]. \qquad (4.16)$$

Модель Молла - Еберса. Для аналізу фізичних процесів у біполярних транзисторах систему рівнянь (4.15) і (4.16) записують у такому вигляді:

$$I_E = I_{E0}\left[\exp(U_E/\varphi_T)-1\right] - \alpha_i I_{K0}\left[\exp(U_K/\varphi_T)-1\right]: \qquad (4.17)$$

$$I_K = \alpha I_{E0}\left[\exp(U_E/\varphi_T)-1\right] - I_{K0}\left[\exp(U_K/\varphi_T)-1\right]. \qquad (4.18)$$

де $\alpha = a_{21}/a_{11}$ - коефіцієнт передачі струму емітера;

α_i - інверсний коефіцієнт передачі струму емітера:

$$a_{12} = a_{21} = S_E J_{12s} = S_E J_{21s}:$$

$$I_{E0} = a_{11} = S_E\left(J_{Eps} + J_{Ens}\right): \qquad (4.19)$$

$$I_{K0} = a_{22} = S_K\left(J_{Kps} + J_{Kns}\right). \qquad (4.20)$$

Струми I_{E0} і I_{K0} являють собою струми насичення емітера та колектора.

Обмін неосновними носіями заряду між емітером і колектором враховується за допомогою множників $\alpha_i I_{K0} = a_{12}$ і $\alpha I_{E0} = a_{21}$, причому

$$\alpha_i I_{K0} = \alpha I_{E0} = S_E \frac{qD_n n_{p0}}{L_n \operatorname{sh}(W/L_n)}. \qquad (4.21)$$

Уведемо такі позначення:

$$I_1 = I_{E0}\left[\exp(U_E/\varphi_T)-1\right]; \qquad I_2 = I_{K0}\left[\exp(U_K/\varphi_T)-1\right].$$

Тоді систему рівнянь (4.17) і (4.18) запишемо так:

$$I_E = I_1 - \alpha_i I_2; \tag{4.22}$$

$$I_K = \alpha I_1 - I_2. \tag{4.23}$$

Уперше основні рівняння транзистора у формі рівнянь (4.17) і (4.18) були одержані Моллом і Еберсом у 1954 році. Пізніше ця система рівнянь і електрична модель транзистора, яка їм відповідає (рис. 4.2), була названа моделлю Молла - Еберса. Кожному p-n-переходу в еквівалентній схемі відповідає ідеалізований діод VD_1 і VD_2. Через ці діоди протікають інжекційні струми емітера I_1 і колектора I_2. Генератори струму $\alpha_i I_2$ і αI_1 моделюють взаємодію переходів через базу транзистора. Резистори r_E, r_K, $r_Б$ заміщують опори шарів емітера, колектора та бази. Якщо врахувати спад напруги на цих резисторах, то можна записати два рівняння, які виражають другий закон Кірхгофа для вхідного і вихідного кола:



Рис. 4.2. Еквівалентна схема n-p-n-транзистора.

$$U_{EБ} = I_E r_E + U_E + I_Б r_Б; \tag{4.24}$$

$$U_{KБ} = I_K r_K + U_K + I_Б r_Б. \tag{4.25}$$

Часто вихідний струм транзистора I_K виражають через вхідний I_E і напругу на колекторі U_K:

$$I_K = \alpha I_E - I_{K0}(1 - \alpha\alpha_i)[\exp(U_K/\varphi_T) - 1]. \tag{4.26}$$

Порівнюючи (4.26) і (3.1), одержуємо:

$$I_{KБ0} = I_{K0}(1 - \alpha\alpha_i). \tag{4.27}$$

Струм I_{K0} визначається при короткозамкненому колі емітера ($U_E = 0$), а струм $I_{KБ0}$ - при розімкненому колі емітера ($I_E = 0$).

При зворотному зміщенні колекторного переходу потрібно враховувати, крім струму насичення I_{K0}, також струми теплової генерації носіїв заряду в ОПЗ колектора I_{RGK} і струми витоку по поверхні переходу $I_{BT} = U_K/r_{BK}$, де r_{BK} - опір витоку колектора. Отже, зворотний струм колектора рівний:

$$I_{KБ0} = I_{K0} + I_{RGK} + I_{BT}. \tag{4.28}$$

Коефіцієнт передачі струму емітера. Коефіцієнт передачі струму емітера α визначає підсилювальні властивості транзистора. Для активного режиму згідно з (3.2):

$$I_K = \alpha I_E + I_{KБ0}.$$

Звідки

$$\alpha = \frac{I_K - I_{KB0}}{I_E} \text{ при } U_K = \text{const}.$$

Коефіцієнт α також називають коефіцієнтом передачі по постійному струму або інтегральним коефіцієнтом передачі струму емітера, тоді як величину

$$\bar{\alpha} = \left.\frac{dI_K}{dI_E}\right|_{U_K = \text{const}}$$

називають диференціальним коефіцієнтом передачі струму емітера.

Для ідеалізованої моделі транзистора, яка описується рівняннями (4.15) і (4.16), α визначається так:

$$\alpha = \frac{a_{21}}{a_{11}} = \frac{J_{21S}}{(J_{Eps} + J_{Ens})} = \left[\left(1 + \frac{D_{pE} N_Б L_n}{D_n N_E L_{pE}} \text{th}\frac{W}{L_n}\right) \text{ch}\left(\frac{W}{L_n}\right)\right]^{-1} = \gamma\kappa. \qquad (4.29)$$

У даному виразі перший співмножник являє собою коефіцієнт інжекції

$$\gamma = \frac{I_{En}}{I_{En} + I_{Ep}} = \frac{1}{1 + K_\gamma},$$

де $K_\gamma = I_{Ep}/I_{En}$ - дефект інжекції емітера, який визначає некорисну частку струму емітера в загальному струмові емітера:

$$K_\gamma = \frac{D_{pE} N_Б L_n}{D_n N_E L_{pE}} \text{th}\frac{W}{L_n}.$$

У транзисторах з однорідно легованою базою і емітером γ визначається відношенням $N_Б/N_E$, яке звичайно менше 10^{-3}. Тому при низькому рівні інжекції коефіцієнт γ близький до одиниці.

Коефіцієнт перенесення неосновних носіїв через базу:

$$\kappa = I_{Kn}/I_{En} = \text{ch}^{-1}(W/L_n).$$

Якщо $W/L_n < 0.5$, то використовується така апроксимація для α:

$$\alpha \cong 1 - \frac{D_{pE} p_{n0E} W}{D_n n_{p0} L_p} - \frac{1}{2}\left(\frac{W}{L_n}\right)^2. \qquad (4.30)$$

Коефіцієнт передачі струму емітера α - основний параметр транзистора. Якщо зменшити втрати струму в транзисторі, то збільшиться частка емітерного струму, який протікає в колекторі, і значення буде близьке до одиниці. Із (4.30) випливає, що α буде наближатися до 1, якщо відношення W/L_n, W/L_p та $D_{pE}p_{n0E}/D_n n_{p0}$ дуже малі. Це має місце при тонкій базі і високому ступені легування емітерної області n-типу порівняно з базою p-типу.

Аналогічно можна вирахувати α_i, використовуючи методику і наближення, що і при обчисленні α. Тоді

$$\alpha_i \cong 1 - \frac{D_{pK} p_{n0K} W}{D_n n_{p0} L_p} - \frac{1}{2}\left(\frac{W}{L_n}\right)^2 . \qquad (4.31)$$

Типові значення $\alpha_i \cong 0{,}4$ - $0{,}5$, а α - порядку 0,99. Інверсний коефіцієнт передачі емітера малий через те, що колекторна область n-типу легована менше, ніж область бази. Крім того, практично біполярні транзистори виготовляються несиметричними - ефективна площа емітера значно менша за ефективну площу колектора і α_i додатково зменшується порівняно з α.

Методика досліджень

1. *Дослідження вихідних характеристик транзистора, увімкненого по схемі зі спільним емітером.* Для дослідження вихідних характеристик $I_K(U_{KБ})$ при різних значеннях струму бази $I_Б$ зібрати схему, зображену на рис. 4.3. В даній схемі $U_ж1 = 15$ В, а резистор R2 брати різних номіналів від 500 Ом до 10 кОм. Звернути увагу, що при великих значеннях опору резистора R2 вимірювання струму бази мікроамперметром можна замінити вимірюванням напруги U1, а струм бази вираховувати за формулою $I_Б = U1/R2$. Опір резистора R3 вибирати в межах 100 - 200 Ом. Напруги $U_{БЕ}$ та $U_{КЕ}$ вимірювати одним вольтметром шляхом перемикання входу з бази на колектор, і навпаки. Вихідні характеристики знімати для $U_{КЕ} < 0$ при різних струмах бази. Обов'язково дослідити вихідну характеристику при $I_Б = 0$ (базу транзистора від'єднати від схеми). Струм колектора змінювати в межах від 0 до 100 мА.



Рис. 4.3. Схема для дослідження ВАХ транзистора, увімкненого по схемі зі спільним емітером.

2. *Вимірювання прямого α та інверсного α_i коефіцієнтів передачі струму емітера.* Для вимірювання використовувати схеми із попереднього завдання. Параметри α та α_i визначати при $I_K = 5$ мА і $U_{KE} = 5$ В. Спочатку задати: $I_E = 0$, $U_{KE} = 5$ В і виміряти зворотний струм колектора I_{K0}. Збільшуючи струм

бази, встановити струм колектора 5 мА, а напругу колектор - емітер –5 В. За формулами:

$$\alpha = \frac{\beta}{(1+\beta)}, \qquad \beta = \frac{(I_К - I_{К0})}{I_Б}$$

вирахувати коефіцієнт передачі струму емітера α.

Інверсний режим роботи транзистора встановлювати, міняючи місцями підключення колектора і емітера, залишивши попередні полярності напруг у схемі.

Увага! Виключайте живлення схеми при перемиканнях виводів транзистора.

Для знаходження α_i повторіть вимірювання та обчислення згідно з пунктом 2.

Завдання до лабораторної роботи

Завдання 1. Побудувати вихідні характеристики транзистора в однаковому масштабі.

Завдання 2. Із вихідних характеристик для різних струмів колектора вирахувати диференціальний опір колектора

$$r_К = \Delta U_{КЕ} / \Delta I_К \qquad \text{при } \Delta I_Б = 0.$$

Завдання 3. Із вихідних характеристик оцінити напругу насичення $U_{КЕнас}$ (див. [2], стор. 178) та перевірити формулу:

$$U_{КЕнас} = \ln(1/\alpha_i) + I_{Кнас} r_К .$$

Завдання 4. Користуючись програмою "Моделювання біполярного транзистора", перевірити, наскільки добре модель Молла - Еберса описує ВАХ досліджуваного транзистора. Параметри моделі $I_{Е0}$, $I_{К0}$ та $m_Е$ взяти з попередньої роботи.

Зміст звіту

Звіт про виконану роботу повинен містити:
- назву і мету роботи;
- опис моделі Молла - Еберса;
- вихідні ВАХ транзистора;
- розраховані параметри транзистора ($r_К$, $U_{КЕ\ нас}$);
- висновки.

Контрольні запитання

1. Намалюйте та поясніть вхідні характеристики транзистора, увімкненого по схемі зі спільним емітером.
2. Які режими роботи транзистора ви знаєте?

3. Намалюйте графік та поясніть розподіл концентрації дірок та електронів у базі транзистора для активного режиму.
4. Поясніть зміст параметрів α та α_i.
5. Що називають коефіцієнтом передачі струму емітера? Як він залежить від параметрів напівпровідникової структури?
6. Що називають ефективністю емітера?
7. Що називають моделлю Молла - Еберса?
8. Запишіть формулу, яка описує вхідні характеристики транзистора в схемі зі спільним емітером.
9. Поясніть процеси в транзисторі. який працює в режимі насичення.
10. Намалюйте вихідні характеристики транзистора, увімкненого по схемі зі спільним емітером.
11. Що називають диференціальним опором колектора? Як цей параметр визначити із вихідних характеристик?
12. Що називають об'ємним опором колектора?
13. Як впливає товщина бази на коефіцієнт передачі струму бази?
14. Намалюйте структуру епітаксіально-планарного транзистора.

5. ЗАЛЕЖНІСТЬ ПАРАМЕТРІВ БІПОЛЯРНОГО ТРАНЗИСТОРА ВІД РЕЖИМУ РОБОТИ

Мета роботи: дослідження залежності коефіцієнта передачі струму бази від струму емітера та напруги колектор - емітер.

Теоретичні відомості

У попередній лабораторній роботі було показано, що для ідеального n-p-n-транзистора, який працює в активному режимі, струм емітера I_E складається із струму електронів $I_{En} = S_E J_{En}$ (рис. 4.1), які інжектуються в базу, і струму дірок $I_{Ep} = S_E J_{Ep}$, які рухаються з бази в область емітера. Струм колектора I_K також містить дві складові: струм електронів $I_{Kn} = S_K J_{Kn}$ і струм дірок $I_{Kp} = S_K J_{Kp}$. Значення цих струмів можуть бути визначені із співвідношень (4.15) та (4.16).



Рис. 5.1. Залежність коефіцієнта передачі струму бази від струму колектора.

Коефіцієнт передачі струму емітера транзистора, увімкненого по схемі зі спільною базою α_0, який позначається в системі h-параметрів як $h_{21Б}$, визначається таким чином:

$$\alpha_0 \equiv h_{21Б} = \frac{\partial I_K}{\partial I_E} = \frac{\partial I_{En}}{\partial I_E}\frac{\partial I_{Kn}}{\partial I_{En}}\frac{\partial I_K}{\partial I_{Kn}}. \qquad (5.1)$$

Перший із співмножників $\partial I_{En}/\partial I_E$ називають ефективністю емітера γ, співмножник $\partial I_{Kn}/\partial I_{En}$ - коефіцієнтом перенесення в базі к, а множник $\partial I_K/\partial I_{Kn}$ - коефіцієнтом помноження колектора М. Якщо напруга на переході колектор - база значно менша напруги пробивання, то М близький до 1. Тоді коефіцієнт передачі струму емітера в схемі зі спільною базою $\alpha_0 = \gamma к М \approx \gamma к$.

Коефіцієнт передачі струму бази в схемі зі спільним емітером β_0, який позначається також h_{21E}, рівний:

$$\beta_0 \equiv h_{21E} = \frac{\partial I_K}{\partial I_Б}. \qquad (5.2)$$

Коефіцієнти α_0 і β_0 є основними фізичними параметрами транзистора. Можна показати, що $\beta_0 = \alpha_0/(1 - \alpha_0)$. Оскільки величина α_0 в біполярних транзисторах близька до 1, то β_0 звичайно набагато більше 1. Наприклад, якщо $\alpha_0 = 0{,}99$, то $\beta_0 = 99$, а якщо $\alpha_0 = 0{,}998$, то $\beta_0 = 498$.

Із розгляду ідеалізованої теорії n-p-n-транзистора випливає, що коефіцієнт передачі струму емітера α_0 для низького рівня інжекції може бути записаний у вигляді:

$$\alpha_0 = \left[\left(1 + \frac{D_{pE} N_Б L_n}{D_n N_E L_{pE}} \operatorname{th} \frac{W}{L_n}\right) \operatorname{ch}\left(\frac{W}{L_n}\right)\right]^{-1}. \qquad (5.3)$$

У біполярних транзисторах із шириною бази W, яка менше $0{,}1L_n$, к > 0,995 (γ і к завжди менші за 1), і коефіцієнт передачі струму бази майже повністю визначається ефективністю емітера. Тоді

$$h_{21E} = \frac{\gamma}{1-\gamma} = \frac{D_n N_E L_{pE}}{D_{pE} N_Б L_n} \operatorname{cth} \frac{W}{L_n} \approx \frac{N_E}{N_Б W}, \qquad (5.4)$$

де $N_Б$ і N_E - концентрації легуючої домішки в базі і в емітері відповідно. Для заданої концентрації N_E коефіцієнт передачі струму бази обернено пропорційний $N_Б$.

Коефіцієнти h_{21E} та $h_{21Б}$ в загальному випадку залежать від режиму роботи транзистора і, у першу чергу, від струму колектора I_K та напруги колектор - база (колектор - емітер). На рис. 5.1 показана типова залежність коефіцієнта передачі струму бази від струму колектора. Така залежність обумовлена процесами генерації - рекомбінації носіїв заряду в ОПЗ переходів, оже-рекомбінацією, збільшенням ефективної ширини бази W [див. (5.4)] та звуженням ширини забороненої зони.

При дуже малих струмах колектора вклад рекомбінаційно-генераційного струму в ОПЗ емітера і поверхневих струмів витоку може перевищити корисний дифузійний струм неосновних носіїв у базі, що приводить до зменшення ефективності емітера γ. Коефіцієнт передачі струму бази h_{21E} зростає із збільшенням струму колектора за таким законом:

$$h_{21E} = \frac{\partial I_K}{\partial I_Б} \approx \frac{\exp(U_K/\varphi_T)}{\exp(U_K/m\varphi_T)} = \exp\left[\frac{U_K}{\varphi_T}\left(1 - \frac{1}{m}\right)\right] \approx (I_K)^{1-1/m}. \qquad (5.5)$$

При прямому зміщенні емітерного p-n-переходу, коли основну роль відіграють рекомбінаційні процеси, m = 2. Зменшення числа об'ємних та поверхневих рівнів пасток веде до підвищення h_{21E} при низьких струмах колектора. Коли дифузійний струм інжектованих електронів I_{En} значно перевищує струм рекомбінації $I_{RG} = I_{R0}[\exp(U_K/2\varphi_T) - 1]$, то h_{21E} досягає максимальних значень. Із збільшенням колекторного струму густина неосновних носіїв, інжектованих у базу, наближається до значення густини основних носіїв (умова високого рівня інжекції). Інжектовані носії викликають збільшення концентрації основних носіїв, що, у свою чергу, приводить до зменшення ефективності



Рис. 5.2. Структура n-p-n-транзистора з епітаксіальним колектором.

емітера. Аналіз процесів, які протікають у базі, потребує сумісного розв'язку рівнянь неперервності і рівнянь для густин струмів з урахуванням як дрейфової, так і дифузійної компонент. Зменшення коефіцієнта підсилення транзистора при зростанні $I_К$ відоме під назвою ефекту Вебстера. При високих рівнях інжекції коефіцієнт $h_{21Е}$ змінюється обернено пропорційно $I_К$:

$$h_{21E} = \frac{\partial I_К}{\partial I_Б} \approx \frac{\exp(U_Е/2\varphi_Т)}{\exp(U_Е/\varphi_Т)} = \exp\left(-\frac{U_К}{2\varphi_Т}\right) \approx (I_К)^{-1}.$$

Ефект оже-рекомбінації полягає у взаємному знищенні електрона і дірки, що супроводжується передачею енергії іншому електрону (дірці). Такий процес, в якому беруть участь два електрони і одна дірка, можливий у сильно легованій n^+-області емітера. При зростанні струму колектора оже-рекомбінація переважає, що викликає зменшення часу життя неосновних носіїв в емітері. Це, у свою чергу, приводить до зменшення дифузійної довжини $L_{pЕ}$, що згідно з формулою (5.3) знижує ефективність емітера.

У сучасних біполярних транзисторах із слабо легованим епітаксіальним колектором на коефіцієнт підсилення впливає переміщення, під дією великих струмів, області з високим електричним полем із точки А в точку В (рис. 5.2). В результаті цього ефективна ширина бази зростає від $W_Б$ до $(W_Б + W_К)$. Це явище, яке одержало назву ефекту Кірка, приводить, згідно з формулами (5.3)



Рис. 5.3. Вихідні характеристики n-p-n-транзистора, увімкненого по схемі зі спільним емітером.

і (5.4), до зменшення h_{21E}. У випадку високого рівня інжекції струми настільки великі, що в області колектора виникають великі електричні поля і класична модель транзистора вже не придатна.

Залежність коефіцієнта передачі струму бази h_{21E} від напруги колектор - емітер U_K обумовлена зміною границь ОПЗ колекторного переходу при зміні U_K. При малих густинах струмів основну роль відіграє розширення ОПЗ колектора в область бази. Із збільшенням U_K зменшується товщина квазінейтральної області бази $W_Б$ (рис. 5.2), що приводить до зростання h_{21E}. Відсутність насичення вихідних характеристик транзистора в схемі зі спільним емітером якраз обумовлена значним зростанням h_{21E} при збільшенні U_K. Це явище одержало назву ефекту Ерлі. Напругу U_A, при якій перетинаються екстрапольовані вихідні характеристики, називають напругою Ерлі (рис. 5.3). У транзисторі з шириною бази $W_Б$ і концентрацією легуючої домішки в базі $N_Б$ напруга Ерлі рівна:

$$U_A = \frac{qN_Б W_Б^2}{\varepsilon\varepsilon_0}.$$

При великих густинах струмів і малих напругах на колекторі U_K має місце зменшення коефіцієнта підсилення транзистора h_{21E} за рахунок спаду напруги у квазінейтральній області n-колектора. Найбільш чітко цей ефект проявляється у високовольтних n^+-p-n-n^+-транзисторах, колекторна область яких слабо легована і має велику протяжність (рис. 5.2). Спад напруги на квазінейтральній області колектора

$$U_{KK} = \rho_K J_K W_K.$$

де ρ_K - питомий опір слабо легованої ділянки колектора; W_K - її товщина; J_K - густина струму колектора. Спад напруги в ОПЗ колектора

$$U_K = -U_{KБ} + U_{KK},$$

де $U_{KБ}$ - напруга між базою і колектором на виводах транзистора. При малих струмах колектора значення U_{KK} малі, тому при заданих значеннях $U_{KБ}$ колекторний перехід знаходиться під зворотним зміщенням $U_K = -U_{KБ}$. Якщо густина струму J_K збільшиться, то U_{KK} зросте і $U_K \Rightarrow 0$, при цьому ОПЗ колектора звужується. Напруга U_K буде рівна нулю при густинах струмів колектора

$$J_{Kгр} = \frac{U_{KБ}}{\rho_K W_K}.$$

При $J_K > J_{Kгр}$ полярність напруги в ОПЗ колектора зміниться із зворотної на пряму ($U_K > 0$). Це буде означати, що транзистор входить у режим насичення, а функцію опору навантаження колектора виконує колекторний шар товщиною W_K.

При достатньо високих значеннях зворотної напруги U_K в ОПЗ колектора можливе лавинне помноження носіїв заряду. В цьому випадку коефіцієнт передачі струму бази буде рівний:

$$\beta_M = \beta_0 M = \frac{\beta_0}{1-(U_K/U_{Kгр})} n.$$

При деякому значенні напруги $U_К = U_{Кгр}$ значення $\beta_М \Rightarrow \infty$ і струм колектора різко зростає (рис. 5.3).

Методика досліджень

1. *Дослідження залежності коефіцієнта передачі струму бази β від струму колектора.* Для досліджень залежності $\beta(I_К)$ використовувати схему, зображену на рис. 4.3. Вимірювання проводити згідно з пунктом 2 лабораторної роботи № 4. Струм колектора $I_К$ змінювати в межах від 0 до 100 мА, використовуючи резистори R2 різних номіналів (від 10 МОм до 10 кОм) та шляхом зміни напруги U1. Встановити напругу $U_{КЕ} = 7$ В і підтримувати її сталою при всіх вимірюваннях, а струм бази при R2 > 10 кОм вирахувати за формулою $I_Е = U1/R2$.

2. *Дослідження залежності коефіцієнта передачі струму бази від напруги колектор - емітер.* Для вимірювання використовувати схему із попереднього завдання. Дослідження залежності $\beta(U_{КЕ})$ провести при $I_К = 5$ мА. Змінюючи струм бази і напругу $U_{КЕ}$, підтримувати сталим $I_К$.

Завдання до лабораторної роботи

Завдання 1. Побудувати графік залежності $\beta(I_К)$.

Завдання 2. Побудувати графік залежності $\beta(U_{КЕ})$.

Завдання 3. Порівняти одержані результати з теоретичними та зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботу;
- аналіз механізмів впливу струму колектора та напруги колектор - емітер на коефіцієнт передачі струму емітера та бази;
- експериментальні результати, представлені у вигляді графіків;
- висновки.

Контрольні запитання

1. Що таке одномірна теоретична модель транзистора?
2. Як впливають процеси рекомбінації носіїв заряду в емітерному переході на параметри транзистора α і β?
3. Намалюйте графік та поясніть залежність коефіцієнта передачі струму емітера від струму емітера.
4. Як впливають процеси генерації носіїв заряду в переходах транзистора на його параметри?
5. Яке явище називається ефектом Ерлі?
6. Яку напругу називають напругою Ерлі?

7. Поясніть механізм пробивання колекторного переходу.
8. Запишіть формулу для бар'єрної ємності p-n-переходу.
9. Поясніть процеси в транзисторі, який працює в режимі насичення.
10. Намалюйте вихідні характеристики транзистора, увімкненого по схемі із спільним емітером.
11. Що називають диференціальним та статичним коефіцієнтом передачі струму емітера? Напишіть зв'язок між ними.
12. Що називають h-параметрами транзистора?
13. Як впливає товщина бази на коефіцієнт передачі струму бази?
14. Як впливає високий рівень інжекції на коефіцієнт передачі струму емітера?

6. ДОСЛІДЖЕННЯ СТАТИЧНИХ ХАРАКТЕРИСТИК НАПІВПРОВІДНИКОВИХ ПРИЛАДІВ З ВІД'ЄМНИМ ОПОРОМ

Мета роботи: дослідження вольт-амперних характеристик тунельного діода та діодного тиристора, визначення їх основних параметрів та побудова статичної моделі тунельного діода.

Теоретичні відомості

Напівпровідниковими приладами з від'ємним опором називають прилади, на вольт-амперній характеристиці яких є ділянка з від'ємним диференціальним опором $R_Д = dU/dI$. По вигляду ВАХ ці прилади поділяють на прилади з характеристиками S- і N-типу (рис. 6.1). На характеристиках S-типу (рис. 6.1,*а*) ділянка з від'ємним диференціальним опором знаходиться між значеннями струмів $I_{зл} > I > I_{гр}$, а на характеристиках N-типу (рис. 6.1,*б*) - між значеннями напруг $U_{зл} > U > U_{гр}$. На цих ділянках при зростанні напруги струм зменшується, тобто додатному приросту напруги dU відповідає від'ємний приріст струму dI і $R_Д = dU/dI < 0$. Слід відмітити, що мова йде про відношення приросту напруги до відповідного приросту струму, тому що для будь-якої точки ВАХ статичний опір $R_с = U/I$ завжди додатний.



Рис. 6.1. Вольт-амперні характеристики S-типу (*а*) і N-типу (*б*).

На вольт-амперних характеристиках S-типу кожному значенню струму відповідає одне значення напруги, тоді як одному значенню напруги може відповідати до трьох різних значень струму. Відповідно, кожну точку на ВАХ N-типу можна однозначно визначити лише значенням напруги.

Поняття від'ємного диференціального опору широко використовується у радіоелектроніці. Цим поняттям описуються процеси, які в автоколивальних системах відповідають за постачання енергії для компенсації втрат на тертя. Наприклад, типовий генератор незатухаючих електричних коливань містить активний елемент (транзистор або інший напівпровідниковий прилад), коливальний контур і коло оберненого додатного зв'язку між виходом і входом.

Коливальні процеси в такому генераторі моделюються диференціальними рівняннями, в яких від'ємним опором моделюються властивості активного елемента разом із колом оберненого зв'язку. У напівпровідникових приладах від'ємний опір теж обумовлений наявністю оберненого зв'язку між входом і виходом, лише ці явища обумовлюють процеси, які протікають всередині напівпровідникової структури.

Тунельний діод. Тунельний діод - це напівпровідниковий прилад на основі виродженого напівпровідника, в якому тунельний ефект приводить до появи на вольт-амперній характеристиці ділянки з від'ємним диференціальним опором.

Тунельний діод характеризується порівняно малим питомим опором p- і n-областей і малою товщиною p-n-переходу і являє собою простий p-n-перехід, обидві сторони якого вироджені (тобто сильно леговані). На рис. 6.2 наведена енергетична діаграма тунельного діода, який перебуває в стані термодинамічної рівноваги. У результаті сильного легування рівень Фермі розміщується в гібридній валентній зоні p-області і в гібридній зоні провідності n-області. Як видно з рис. 6.2, верхня частина валентної зони p-області і нижня частина зони провідності в n-області взаємно перекриваються і розділяються вузьким (близько 100 Å) збідненим шаром. Така особливість діаграми енергетичних зон дозволяє носіям заряду переходити з однієї області в іншу, не долаючи потенціальний бар'єр, і обумовлює ВАХ тунельного діода N-типу.



Рис. 6.2. Енергетична діаграма тунельного діода в стані термодинамічної рівноваги (V_p і V_n - ступені вироджения p-області і n-області відповідно).

На рис. 6.3 наведена типова статична вольт-амперна характеристика тунельного діода, з якої видно, що струм у зворотному напрямку (потенціал p-області від'ємний по відношенню до потенціалу n-області) монотонно збільшується. У прямому напрямку струм спочатку зростає до максимального значення $I_В$ при напрузі $U_В$, а потім спадає до мінімальної величини $I_Д$ при напрузі $U_Д$. При напругах, які перевищують $U_Д$, струм зростає по експоненціальному закону із зростанням напруги на p-n-переході.



Рис. 6.3. Типова вольт-амперна характеристика тунельного діода.

У рівноважному стані вище рівня Фермі всі дозволені рівні енергії по обидві сторони p-n-переходу є вільними, а нижче рівня Фермі всі дозволені рівні енергії по обидві сторони p-n-переходу заповнені електронами і тунельний струм не протікає.

Якщо на p-n-перехід подати напругу, то електрони можуть тунелювати з валентної зони в зону провідності або навпаки. Для протікання тунельного струму необхідним є виконання таких умов: 1) енергетичні стани на тій стороні переходу, звідки тунелюють електрони, повинні бути заповнені; 2) на іншій стороні переходу енергетичні стани з тою ж самою енергією повинні бути вільними; 3) висота і ширина потенціального бар'єра повинні бути малими, щоб існувала скінченна ймовірність тунелювання.

При прикладанні до діода зворотної напруги перекриття зон збільшиться, а число електронів, які переходять із p-області в n-область, зросте. Результуючий струм буде протікати в напрямку від n-області до p-області. Цей зворотний струм різко зростає із збільшенням зворотної напруги, оскільки густина електронів у глибині валентної зони велика, і незначне перекриття зон супроводжується суттєвою зміною струму через перехід.

Якщо до переходу прикладена невелика пряма напруга, то перекриття зон зменшиться. Електрони із валентної зони p-області вже не можуть тунелювати в зону провідності n-області. Тунелюють лише електрони з n-області в p-область. У міру збільшення прямої напруги струм буде зростати. Він зростатиме до того часу (вершина на ВАХ рис. 6.3), поки рівень Фермі n-області не зійдеться зі стелею валентної зони p-області.

При зростанні прямої напруги перекриття зон буде зменшуватися. Число електронів, які переходять із зони провідності n-області у валентну зону p-області, теж зменшуватиметься і прямий струм тунельного діода починає спадати. На ВАХ появляється ділянка з від'ємним диференціальним опором. При напрузі $U_д$ тунельний ефект зникає. Це відповідає мінімуму на вольт-амперній характеристиці. Ділянка прямої вітки ВАХ при напругах, більших за $U_д$, відповідає дифузії носіїв заряду через перехід (висота потенціального бар'єра знижується і починають проявлятися інжекційні процеси). На цій ділянці струм тунельного діода експоненціально збільшується з ростом прямої напруги. Однак пряма напруга, при якій появляється ця ділянка на ВАХ, значно більша, ніж у звичайних діодів.

Вигляд статичної вольт-амперної характеристики тунельного діода визначається трьома складовими струму: тунельним, дифузійним і надлишковим. В ідеальному тунельному діоді тунельний струм зменшується до нуля, коли значення прямої напруги стає рівне або більше за величину $U_T = V_n + V_p$ (рис. 6.2). Проте на практиці струм через тунельний діод значно більший від

струму інжекції при $U > U_T$. Основна причина надлишкового струму - тунелювання носіїв через енергетичні рівні, які розташовані в забороненій зоні.

Статична вольт-амперна характеристика тунельного діода може бути записана у вигляді:

$$I = I_B\left(\frac{U}{U_B}\right)\exp\left(1-\frac{U}{U_B}\right)+I_Д\exp\left[A\left(U-U_Д\right)\right]+I_0\exp\left(\frac{U}{\varphi_T}\right). \qquad (6.1)$$

Вклад тунельного струму суттєвий при $U < U_Д$, надлишковий струм слід враховувати при $U = U_Д$, а дифузійний струм переважає при $U > U_Д$.

Температура по-різному впливає на тунельну та інжекційну складові струму. З підвищенням температури тунельна складова струму зростає за рахунок зменшення ширини забороненої зони. Крім того, при підвищенні температури змінюється розподіл електронів по енергетичних рівнях - кількість електронів під рівнем Фермі в зоні провідності n-області зменшується. Тому зменшується і число електронів, які можуть тунелювати із n-області в p-область, що приводить до зменшення тунельної складової прямого струму.

Інжекційна складова струму зростає при підвищенні температури за рахунок зменшення висоти потенціального бар'єра та перерозподілу носіїв заряду по енергетичних рівнях, що веде до зростання струму долини при підвищенні температури.

Тунельні діоди характеризуються такими параметрами:

- струм вершини I_B - прямий струм у точці максимуму ВАХ, коли $dI/dU = 0$;
- струм долини $I_Д$ - прямий струм у точці мінімуму ВАХ, при якому значення $dI/dU = 0$;
- відношення струмів $I_B/I_Д$. Для тунельних діодів із GaAs $I_B/I_Д = 12$, а для германієвих (Ge) діодів $I_B/I_Д = 8$;
- напруга вершини U_B - пряма напруга, яка відповідає значенню струму I_B. Напруга U_B рівна 100 - 150 мВ для діодів із GaAs і 40 - 60 мВ для германієвих;
- напруга долини $U_Д$ - пряма напруга, яка відповідає значенню струму $I_Д$. Напруга $U_Д$ у тунельних діодів із GaAs рівна 400 - 500 мВ і 250 - 350 мВ у германієвих;
- напруга розхилу U_p - пряма напруга, яка більша від напруги долини і при якій струм рівний значенню I_B;
- питома ємність тунельного діода $C_Д/I_B$ - відношення ємності тунельного діода до значення струму вершини;
- гранична резистивна частота f_R - розрахункова частота, на якій активна складова повного опору p-n-переходу перетворюється в нуль:

$$f_R = \frac{1}{2\pi R_Д C_б};$$

- резонансна частота f_0 - розрахункова частота, на якій загальний реактивний опір тунельного діода перетворюється в нуль:

$$f_0 = \frac{1}{2\pi R_Д C_б}\sqrt{\frac{R_Д^2 C_б}{L}-1},$$

де L - індуктивність виводів діода; $C_б$ - бар'єрна ємність p-n-переходу.

Тиристори. Тиристорами називають напівпровідникові прилади, які мають вольт-амперні характеристики S-типу і можуть знаходитись у двох стійких станах. В одному стані тиристор має великий опір (закритий стан), а в іншому - малий опір (відкритий стан).

Основна схема тиристорної структури показана на рис. 6.4. Вона являє собою три взаємодіючі між собою p-n-переходи П1, П2 і П3. Контакт із зовнішнім p-шаром називають анодом, контакт із зовнішнім n-шаром - катодом. У загальному випадку p-n-p-n-структура може мати два керуючі електроди, які приєднуються до внутрішніх p- і n-шарів. Прилад без керуючих електродів (рис. 6.4,*б*) називають діодним тиристором, або диністором. Прилад з одним керуючим електродом (рис. 6.4,*в*) називають тріодним тиристором, або просто тиристором.



Рис. 6.4. Структура тиристора:
а - основна чотиришарова p-n-p-n-структура; *б* - діодний тиристор; *в* - тріодний тиристор.

За аналогією з транзисторами крайні p-n-переходи називають емітерними, а середній - колекторним (відповідно області p1 і n2 називаються емітерами, а області n1 і p2 - базами).

Особливістю чотиришарових p-n-p-n-структур є наявність в них лавиноподібних процесів, які обумовлені внутрішнім додатним зворотним зв'язком. Цей зв'язок є наслідком залежності параметрів структури від величини струму, який протікає через неї.

Вольт-амперна характеристика тиристора (з керуючим електродом або без нього) наведена на рис 6.5. На характеристиці можна виділити різні ділянки. Ділянка характеристики між точками 0 і 1 відповідає закритому стану з великим опором. Пряме перемикання (або вмикання) тиристора відбувається, коли dU/dI = 0 (цьому стану відповідають напруга $U_{вмк}$ та струм $I_{вмк}$). Між точками 1 і 2 знаходиться ділянка з від'ємним диференціальним опором, а ділянка між точками 2 і 3 відповідає відкритому стану (прямій провідності). У точці 2, в якій теж dU/dI = 0, через прилад протікає мінімальний утримуючий струм $I_{пр}$. Ділянка між точками 0 і 4 описує режим зворотного зміщення приладу, а ділянка між точками 4 і 5 - режим зворотного пробивання. В області прямих зміщень тиристор являє собою бістабільний прилад, який здатний перемикатися із стану з великим опором і малим струмом у стан з низьким опором і великим струмом, і навпаки. У кожному із вказаних станів прилад може перебувати як завгодно довго.

У режимі зворотного зміщення напруга на аноді від'ємна по відношенню до катода; переходи П1 і П3 зміщені у зворотному напрямку, а перехід П2 -



Рис. 6.5. Вольт-амперна характеристика тиристора.

у прямому (рис. 6.4,*а*). Більша частина прикладеної напруги падає на переході П1 (концентрація легуючої домішки в області n1 найменша). Залежно від товщини області n1 пробивання обумовлене лавинним помноженням носіїв або проколом (збіднений шар поширюється на всю область n1 і відбувається перекриття ОПЗ переходів П1 і П2).

При прямому зміщенні напруга на аноді додатна по відношенню до катода: переходи П1 і П3 зміщені в прямому напрямку, а перехід П2 - у зворотному. Для пояснення властивостей тиристора в області прямих зміщень використовується двотранзисторна модель. Із рис. 6.6 видно, що тиристор можна представити як з'єднання p-n-p-транзистора з n-p-n-транзистором, причому колектор кожного з них з'єднаний з базою іншого. Центральний перехід працює як колектор дірок, які інжектуються переходом П1, і електронів, які інжектуються переходом П3. Взаємозв'язок між струмами емітера I_E, колектора I_K і бази $I_Б$ транзисторів показано на рис. 6.6, де α - статичний коефіцієнт передачі струму емітера; I_{K0} - зворотний струм колектора. Як видно, колекторний струм транзистора p-n-p одночасно є базовим струмом n-p-n-транзистора, тобто $I_{K1} = I_{Б2}$ (якщо струм управління $I_y = 0$). Одночасно колекторний струм транзистора n-p-n є базовим струмом транзистора p-n-p, тобто $I_{K2} = I_{Б1}$.



Рис. 6.6. Двотранзисторна модель тріодного тиристора.

Струм бази p-n-p-транзистора рівний:

$$I_{Б1} = (1 - \alpha_1) I_A - I_{К01}. \qquad (6.2)$$

Струм колектора n-p-n-транзистора рівний:

$$I_{К2} = \alpha_2 I_К + I_{К02}. \qquad (6.3)$$

Прирівнявши $I_{Б1}$ і $I_{К2}$ та враховуючи, що $I_К = I_A + I_y$, одержимо:

$$I_A = \frac{\alpha_2 I_y + I_{К01} + I_{К02}}{1 - (\alpha_1 + \alpha_2)}. \qquad (6.4)$$

Рівняння (6.4) описує статичну характеристику тиристора (або диністора, коли $I_y = 0$) в діапазоні напруг до $U_{вмк}$. Ділянка 0-1 характеристики (рис. 6.5) відповідає вимкненому станові тиристора. На більшій частині цієї ділянки струми емітерів малі і справедлива нерівність $\alpha_1 + \alpha_2 << 1$. Через тиристор протікає струм витоку $I_{вит}$, який мало відрізняється від зворотного струму p-n-переходу. Із збільшенням напруги зростають струми емітерів та зворотний струм колекторного переходу. В кінці початкової ділянки струм через тиристор різко зростає за рахунок збільшення коефіцієнтів передачі α_1 і α_2 і лавинного помноження носіїв у переході П3. Початкова ділянка закінчується точкою 1, де диференціальний опір тиристора $r_д = 0$. Точці 1 відповідають напруга і струм, які називають напругою перемикання $U_{вмк}$ та струмом перемикання $I_{вмк}$. Перемикання тиристора можливе за умови $(\alpha_1 + \alpha_2) = 1$.

Зростання струму тиристора на ділянці 1-2 супроводжується зменшенням напруги на ньому, це означає, що диференціальний опір на цій ділянці від'ємний ($r_д < 0$). Відкритому стану тиристора відповідає ділянка 2-3, на якій зростання струму майже не впливає на спад напруги на ньому. Незначне збільшення спаду напруги обумовлено об'ємним опором області n1. Співвідношення (6.4) на цій ділянці не дійсне. Для того, щоб підтримувати прилад у відкритому стані, через нього необхідно пропускати струм, який повинен бути більшим за струм вимкнення $I_{пр}$. Точку 2 називають точкою вимкнення.

Отже, тиристор може знаходитись у двох стійких станах (при $r_д > 0$). Перший стан характеризується малим струмом, який протікає через прилад, і великим спадом напруги на ньому (ділянка 0-1). У другому стані на приладі існує малий спад напруги і через нього протікає великий струм (ділянка 2-3). Ділянка 1-2 відповідає нестійкому положенню робочої точки.

Основними електричними параметрами тиристора є:

- напруга перемикання $U_{вмк}$ - напруга, при якій струм через прилад починає різко зростати;
- струм витоку $I_{вит}$ - прямий струм, який відповідає максимально допустимій прямій напрузі $U_{пр\,max}$;
- струм вимкнення $I_{пр}$ - мінімальний прямий струм через тиристор у відкритому стані;
- залишкова напруга $U_{зл}$ - пряма напруга, яка відповідає протіканню максимально допустимого прямого струму $I_{пр\,max}$;

- зворотний струм витоку $I_{зв}$ - зворотний струм, що відповідає максимально допустимій зворотній напрузі $U_{зв}$;

- максимально допустима розсіювана потужність P_{max}.

Перемикаючі властивості тиристора характеризують часом вмикання $\tau_{вмк}$ - інтервалом часу, протягом якого напруга на приладі зменшиться до $2U_{зл}$ з моменту подачі пускового імпульсу, та часом вимикання $\tau_{вим}$ - мінімальним часом, протягом якого прилад переводиться з відкритого стану в закритий після подачі зворотної напруги. Час $\tau_{вим}$ значно більший від часу $\tau_{вмк}$.

Методика проведення досліджень

1. *Дослідження вольт-амперної характеристики тунельного діода при кімнатній температурі.* Зібрати схему, яка зображена на рис. 6.7. Дослідження вольт-амперних характеристик приладів, які містять ділянку з від'ємним диференціальним опором ($dU/dI < 0$), має певні особливості. Наявність ділянки з $dU/dI < 0$ на статичній ВАХ N-типу обумовлює можливість роботи діода в режимі генерації електричних коливань. Як правило. ВАХ тунельного діода досліджують шляхом зміни величини напруги U1 в межах від 0 до 1 В, залишаючи незмінним опір обмежувального резистора R. Щоб запобігти збудженню коливань у вимірювальній схемі, потрібно задовольнити умову: $R_{зг} < R_{д\,min}$, де $R_{зг}$ - сумарний опір вимірювальної схеми, який рівний сумі опорів з'єднувальних провідників і резистора R та внутрішнього опору джерела живлення; $R_{д\,min}$ - мінімальне значення від'ємного диференціального опору.

Струм через діод і напругу на діоді вираховують за формулами: $I = U_R/R$; $U = U_1 - U_R$, де U_R - спад напруги на резисторі R, що вимірюється вольтметром PA2.

Досліджуючи пряму вітку ВАХ тунельного діода, обов'язково виміряйте параметри:

- струм вершини I_B і напругу вершини U_B - у точці максимуму ВАХ, для якої $dU/dI = 0$;

- струм долини $I_Д$ і напругу долини $U_Д$ - у точці мінімуму ВАХ, для якої $dU/dI = 0$;

- напругу розхилу $U_р$ - пряму напругу, яка більша за $U_Д$, при якій струм рівний I_B.



Рис. 6.7. Схема для дослідження ВАХ тунельних діодів.



Рис. 6.8. Схема для дослідження ВАХ діодних тиристорів.

2. *Дослідження ВАХ діодного тиристора.* Для дослідження прямих і зворотних віток ВАХ зібрати схему рис. 6.8. При дослідженні прямих віток у режимі збільшення напруги на тиристорі визначити:

- напругу перемикання $U_{вмк}$ та струм перемикання $I_{вмк}$ - напругу і струм для закритого стану в точці, для якої dU/dI = 0;
- напругу на тиристорі $U_{тр}$ для заданого прямого струму $I_{пр}$ при відкритому стані.

В режимі зменшення напруги на тиристорі визначають $I_{пр}$ - мінімальний струм через тиристор, при якому він перебуває у відкритому стані.

Завдання до лабораторної роботи

Завдання 1. Побудувати прямі та зворотні вітки ВАХ тунельного діода і тиристора у звичайному масштабі.

Завдання 2. Визначити із прямої вітки ВАХ для тунельного діода відношення $I_В/I_Д$.

Завдання 3. Визначити із зворотної вітки ВАХ тиристора $U_{зв}$.

Завдання 4. Користуючись програмою "Моделювання тунельного діода", визначити параметри моделі тунельного діода. Вольт-амперна характеристика діода апроксимується сумою тунельного і дифузійного струмів через p-n-перехід (див. формулу (6.1)):

$$I = I_В\left(\frac{U}{U_В}\right)\exp\left(1-\frac{U}{U_В}\right)+I_0\exp\left(\frac{U}{\varphi_Т}\right).$$

Завдання 5. Порівняти одержані експериментальні результати з теоретичними і зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:
- назву та мету роботи;
- принцип дії і основні параметри тунельних діодів і тиристорів;
- прямі та зворотні вітки ВАХ для тунельних діодів і діодних тиристорів;
- висновки.

Контрольні запитання

1. Що називають тунельним пробиванням p-n-переходу?
2. Намалюйте пряму вітку ВАХ тунельного діода.
3. Опишіть процес руху носіїв заряду через p-n-перехід у тунельному діоді при відсутності зовнішньої напруги на ньому.
4. Опишіть процеси руху носіїв заряду через p-n-перехід у тунельному діоді при прикладанні зовнішньої напруги до нього.
5. Назвіть та поясніть основні параметри тунельних діодів.
6. З яких матеріалів виготовляються p-n-переходи тунельних діодів?

7. Намалюйте структуру та поясніть принцип роботи тиристора.
8. Яким способом можна перевести тиристор із відкритого стану в закритий?
9. Намалюйте ВАХ тріодного тиристора.
10. Поясніть структуру та принцип дії симетричного тиристора.
11. Що називають і як реалізується "шунтування" емітера в тиристорній структурі?

7. ДОСЛІДЖЕННЯ СТАТИЧНИХ ХАРАКТЕРИСТИК ПОЛЬОВИХ ТРАНЗИСТОРІВ З p-n-ПЕРЕХОДОМ

Мета роботи: ознайомлення із схемами вмикання та дослідження вольт-амперних характеристик польових транзисторів із затвором на основі p-n-переходу; ознайомлення з основними параметрами польових транзисторів та їх використанням.

Теоретичні відомості

Структура та принцип роботи польового транзистора. Польовий транзистор із затвором на основі p-n-переходу має два омічних контакти - стік і витік до області напівпровідника, по якій протікає потік основних носіїв заряду, інтенсивність якого може змінюватися, і один або два p-n-переходи, увімкнені у зворотному напрямку (рис. 7.1). При зміні величини зворотної напруги на p-n-переході змінюється його товщина і відповідно товщина області, по якій протікає потік основних носіїв заряду. Область напівпровідника, в якій регулюється потік основних носіїв заряду, називають каналом.



Рис. 7.1. Структура польового транзистора із затвором на основі p-n-переходу.

Контакт, через який в канал надходять носії заряду, називають витоком. Контакт польового транзистора, який збирає носії заряду, що пройшли через канал, називають стоком. Електричний контакт польового транзистора, на який подають напругу, щоб змінювати величину потоку основних носіїв заряду, називають затвором. Канал транзистора може мати електропровідність як n-, так і p-типу. Відповідно розрізняють польові транзистори з n-каналом і p-каналом. Полярності напруг на рис. 7.1 відповідають n-канальному транзистору.

При фіксованій напрузі на затворі ($U_{зв} = 0$ або $U_{зв} < 0$) p-n-переходи будуть знаходитися під зворотною напругою і струм через канал $I_с$ буде збільшуватися в міру зростання напруги на стокові $U_с$. Типові вольт-амперні характеристики польового транзистора з p-n-переходом наведені на рис. 7.2. На цих характеристиках розрізняють три області: лінійну (при малих напругах на стокові), коли струм стоку $I_с$ пропорційний напрузі $U_с$; область насичення, де $I_с = I_{стр}$ і не залежить від напруги стоку; область пробивання, де струм стоку різко наростає при незначному збільшенні напруги $U_с$. При збільшенні від'ємної напруги на затворі $U_з$ струм насичення $I_{стр}$ і напруга, яка відповідає початку насичення $U_{стр}$, зменшуються. Це обумовлено зменшенням товщини каналу d, що, у свою чергу, приводить до зростання опору каналу транзистора.



Рис. 7.2. Вольт-амперна характеристика польового транзистора із затвором на основі p-n-переходу.

ВАХ польового транзистора з p-n-переходом. Проведемо аналіз вольт-амперних характеристик польового транзистора з довгим каналом (L >> a. де a - ширина каналу) з p-n-переходом при таких допущеннях: канал рівномірно легований. p-n-перехід різкий і рухливість носіїв заряду не залежить від напруженості електричного поля. Враховуючи симетрію приладу (рис. 7.1). розглянемо лише верхню половину польового транзистора (рис. 7.3).



Рис. 7.3. Поперечний переріз верхньої половини транзистора (y_1 і y_2 - товщина збідненого шару біля витоку і стоку відповідно).

Якщо напруга $U_c = 0$, то товщина каналу залежить від напруги $U_з$ згідно із співвідношенням:

$$d = d_0 - l(U_з) = d_0 - \sqrt{2\varepsilon_0\varepsilon_г U_з / qN}\,, \qquad (7.1)$$

де d_0 - максимально можлива товщина каналу при $U_з = 0$. При деякому значенні напруги $U_з$ ОПЗ займе весь канал ($y_2 = d_0$) - відбудеться перекриття каналу. Напруга перекриття каналу

$$U_{пр} = (qN/2\varepsilon_0\varepsilon_г)d_0^2\,. \qquad (7.2)$$

Отже. загальна товщина каналу залежить від напруги $U_з$:

$$d = d_0\left(1 - \sqrt{U_з / U_{пр}}\right). \qquad (7.3)$$

Якщо напруга $U_c \neq 0$, то товщина каналу буде залежати як від $U_з$, так і від U_c (рис. 7.3):

$$d(x) = d_0\left[1 - \sqrt{\frac{U_з + U(x)}{U_{пр}}}\right]. \qquad (7.4)$$

При збільшенні U_c товщина каналу поблизу стоку почне зменшуватися і при досягненні граничного значення канал у точці x = L перекриється областю просторового заряду. В міру збільшення напруги $U_c = U_{сгр}$ ОПЗ заповнює канал по його довжині в бік витоку. Потенціал у точці А (рис. 7.1) є майже незмінним і дорівнює $U_{сгр}$. Це означає, що струм стоку залишається незмінним при зміні U_c:

$$I_{сгр} = U_{сгр} / r_{кан}. \qquad (7.5)$$

Незначне збільшення струму пояснюється зменшенням довжини каналу L і, відповідно, зменшенням опору каналу. Отже, при $U_c > U_{сгр}$ в області насичення польовий транзистор по відношенню до зовнішнього кола є генератором струму $I_{сгр}$ і має великий вихідний опір. При напрузі $U_з = 0$ струм стоку максимальний і рівний $I_{c\,max}$.

Струм у каналі транзистора однаковий для будь-якої точки x:

$$I_c = \frac{dU(x)}{(\rho/ad)dx},$$

де ρ - питомий опір каналу; a - ширина каналу. Врахувавши (7.4), одержимо:

$$dU(x) = \frac{I_c \rho dx}{ad_0}\left[1 - \sqrt{\frac{U_з + U(x)}{U_{пр}}}\right]^{-1}.$$

Розв'язок цього диференціального рівняння з граничними умовами

$$U(0) = 0;\ U(L) = U_c$$

має вигляд:

$$I_c = \left(\frac{\rho L}{ad_0}\right)^{-1}\left[U_c - \frac{2}{3}\frac{(U_з + U_c)^{3/2} - (U_з)^{3/2}}{(U_{пр})^{1/2}}\right]. \qquad (7.6)$$

Криві, побудовані за (7.6), мають максимум при $U_c = U_{сгр} = U_{пр} - U_з$. При $U_c > U_{сгр}$ струм стоку змінюється слабо, тому формула (7.6) справедлива лише в лінійній області ВАХ (рис. 7.2).

В області насичення (активна область роботи транзистора) при $U_c > U_{сгр}$ струм стоку залежить лише від $U_з$:

$$I_c = I_{сгр} = \frac{1}{3}\frac{U_{пр}}{r_{0кан}}\left(1 - \frac{U_з}{U_{пр}}\right)^2. \qquad (7.7)$$

де $r_{0\,кан} = \rho L/ad_0$ - мінімальний опір каналу. Рівняння (7.7) описує передавальну характеристику польового транзистора з p-n-переходом, тобто залежність $I_c = f(U_з)$, для активного режиму роботи. Збільшення струму I_c в області насичення вихідних ВАХ враховується за допомогою внутрішнього опору r_c. Тоді рівняння (7.7) буде мати вигляд:

$$I_c = I_{c\,max}\left(1 - \frac{U_з}{U_{пр}}\right)^2 + \frac{U_c - U_{cгр}}{r_c}, \qquad (7.8)$$

де $I_{c\,max} = \frac{1}{3}\frac{U_{пр}}{r_{0кан}}$ - максимальний струм стоку.

В підсилювальному режимі транзистори з p-n-переходом характеризуються малосигнальними параметрами - крутістю S і внутрішнім опором r_c. За визначенням $S = dI_c/dU_з$, тоді згідно із (7.7):

$$S = -\frac{2I_{c\,max}}{U_{пр}}\left(1 - \frac{U_з}{U_{пр}}\right) = -\frac{2}{3}r_{0кан}\left(1 - \frac{U_з}{U_{пр}}\right). \qquad (7.9)$$

Крутість транзистора зменшується із зростанням напруги на затворі $U_з$ і досягає максимального значення при $U_з = 0$. Знак мінус у виразі (7.9) показує, що струм I_c зменшується при збільшенні напруги $U_з$.

Методика досліджень

1. *Дослідження передавальних характеристик польового транзистора $I_c(U_{зв})$ на основі p-n-переходу.* Дослідження проводити при різних значеннях напруги між стоком і витоком $U_{св}$. Для цього зібрати схему, зображену на рис. 7.4.



Рис. 7.4. Схема для дослідження ВАХ польових транзисторів з p-n-переходом і каналом n-типу.

У цій схемі $U_ж1 = 15$ В, $U_ж2 = 15$ В, опір резистора R3 вибирати в межах 100 - 500 Ом (полярності напруг джерел живлення на рис. 7.1 відповідають транзистору з каналом n-типу). Напруги $U_{зв}$ та $U_{св}$ вимірювати одним вольтметром шляхом перемикання входу вольтметра із затвора на стік, і навпаки.

Передавальні характеристики знімати при постійних напругах між стоком і витоком $U_{св}$ 0,2; 0,5; 1; 10 В. Струм стоку змінювати в межах від 0 до 10 мА.

При дослідженні характеристик слідкувати за напругою на стокові і підтримувати задане її значення з допомогою потенціометра R2.

2. *Дослідження вихідних характеристик польового транзистора із затвором на основі p-n-переходу.* Вихідні характеристики $I_c(U_{св})$ дослідити при різних напругах на затворі, починаючи з напруги, яка більша за напругу перекриття каналу $U_{пр}$. Струм стоку змінювати в межах від 0 до 10 мА.

Завдання до лабораторної роботи

Завдання 1. Побудувати передавальні характеристики транзистора в однаковому масштабі.

Завдання 2. Побудувати вихідні характеристики транзистора в однаковому масштабі.

Завдання 3. Користуючись методикою, описаною у [2] (п. 6.4.1, стор. 483), та програмою "Моделювання польового транзистора", визначити параметри моделі та перевірити узгодження експериментальних ВАХ з теоретичними.

Завдання 4. Із передавальних і вихідних характеристик визначити основні параметри транзистора: напругу перекриття каналу; крутість стік-затворної характеристики, вихідний диференціальний опір $r_c = dU_{св}/dI_c$.

Завдання 5. Порівняти одержані експериментальні результати з теоретичними і зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи;
- принцип роботи польових транзисторів на основі p-n-переходу;
- результати досліджень статичних характеристик, представлені у вигляді графіків;
- визначені параметри польових транзисторів у вигляді таблиці;
- висновки.

Контрольні запитання

1. Поясніть принцип роботи польового транзистора із затвором на основі p-n-переходу.
2. Поясніть принцип роботи польового транзистора з переходом метал - напівпровідник.
3. Намалюйте та поясніть планарну структуру польового транзистора з p-n-переходом та каналом n-типу.
4. Яку напругу називають напругою перекриття каналу? Як її вирахувати?
5. Що називають напругою насичення польового транзистора?
6. Які різновидності польових транзисторів ви знаєте?

7. Дослідження статичних характеристик польових транзисторів з p-n-переходом

7. Намалюйте вихідні характеристики польового транзистора з каналом p-типу.
8. Запишіть рівняння, які описують вихідні характеристики.
9. Що називають ефектом модуляції довжини каналу? Як це явище проявляється на ВАХ транзисторів?
10. Намалюйте вхідні характеристики польового транзистора.
11. Якими фізичними процесами обмежується діапазон частот, на яких може працювати польовий транзистор?
12. Як позначаються на схемах і маркуються польові транзистори?
13. Що називають коефіцієнтом підсилення? Як цей параметр визначити із статичних характеристик транзистора?
14. Чому параметри польового транзистора залежать від температури?

8. ДОСЛІДЖЕННЯ СТАТИЧНИХ ХАРАКТЕРИСТИК МДН-ТРАНЗИСТОРІВ

Мета роботи: дослідження вольт-амперних характеристик польових транзисторів з ізольованим затвором структури метал - діелектрик - напівпровідник; визначення основних параметрів та побудова статичної моделі МДН-транзисторів.

Теоретичні відомості

Ефект поля і поверхнева провідність. У польових транзисторах з ізольованим затвором зовнішня напруга подається на металевий електрод, який ізольований від напівпровідника шаром діелектрика. Розглянемо енергетичну діаграму структури метал (М) - діелектрик (Д) - напівпровідник (Н), яка зображена на рис. 8.1. Для спрощення вважатимемо, що термодинамічні роботи виходу із металу і напівпровідника однакові, а контактна різниця потенціалів між ними рівна нулеві. Оскільки рівень Фермі в усіх частинах структури однаковий, то енергетична діаграма має вигляд, показаний на рис. 8.1,*а*. МДН-структуру можна розглядати як конденсатор, обкладками якого є метал і напівпровідник р-типу. Якщо на такий конденсатор подати зовнішню напругу $U_з$ такої полярності, що на металі буде додатний заряд (рис. 8.1,*б*), то на межі між напівпровідником і діелектриком появиться індукований від'ємний заряд. Від'ємний заряд виникає за рахунок витіснення дірок від поверхні у глибину напівпровідника.



Рис. 8.1. Енергетична діаграма МДН-структури без зовнішньої напруги (*а*) та із зовнішньою напругою (*б, в*).

У діелектрику вільні електричні заряди відсутні, тому напруженість електричного поля однакова по всій товщині d і розподіл потенціалу $U_д$ має лінійний характер.

У напівпровіднику, при віддаленні від поверхні, концентрація нерівноважних носіїв зменшується до нуля. Такий розподіл просторового заряду приводить до виникнення в поверхневій області електричного поля, яке направлене назустріч зовнішньому полю й екранує його. Електричне поле змінює потенціальну енергію електронів біля поверхні (у даному випадку зменшує її).

що приводить до викривлення зон на величину $q\varphi_s$, де $\varphi_s = \varphi_T \ln(N_A/n_i)$ - поверхневий потенціал. При збільшенні зовнішньої напруги викривлення зон збільшується. Рівень Фермі, положення якого не змінюється, на поверхні напівпровідника буде наближатися до дна зони провідності (рис. 8.1,*в*), що відповідає зменшенню концентрації дірок і, як наслідок, зменшенню поверхневої провідності. При певній зовнішній напрузі $U_з$, яку називають пороговою $U_{пор}$, концентрація нерівноважних електронів біля поверхні напівпровідника n(0) стане рівною концентрації рівноважних дірок в об'ємі $n(0) = p_{p0}$. Поверхневий потенціал в цьому випадку рівний:

$$\varphi_s = 2\varphi_T \ln(N_A/n_i). \qquad (8.1)$$

При збільшенні напруги $U_з$ значення φ_s практично не змінюється, оскільки зростаючий заряд електронів на поверхні напівпровідника екранує об'єм напівпровідника від дії $U_з$. Коли $U_з > U_{пор}$, знак провідності біля поверхні зміниться на протилежний і біля поверхні утвориться шар з n-типом провідності. Такий стан називають інверсією поверхневої провідності.

Коли поміняти полярність зовнішньої напруги $U_з$, на поверхні напівпровідника індукується додатний заряд (рис. 8.1,*б*), обумовлений збагаченням поверхневої області дірками. Внаслідок збільшення концентрації дірок збільшується поверхнева провідність напівпровідника.

Таким чином, в залежності від знаку і величини зовнішньої напруги $U_з$ поверхнева провідність може зменшуватися, збільшуватися, а також змінювати знак носіїв заряду. Зміна поверхневої провідності напівпровідника, який є однією з обкладок конденсатора, при зміні напруги на ньому називається "ефектом поля".

У режимі сильної інверсії $n(0) = p_{p0}$ ємність одиниці площі МДН-структури рівна:

$$C_з = \varepsilon_д \varepsilon_0 / d, \qquad (8.2)$$

де $\varepsilon_д$ - діелектрична проникність діелектрика.

При відсутності вільних зарядів у діелектрику напруженість електричного поля в ньому $E_д = (U_з - \varphi_s)/d$, а заряд одиниці площі металевої обкладки конденсатора:

$$Q_з = \varepsilon_д \varepsilon_0 E_д = \varepsilon_д \varepsilon_0 (U_з - \varphi_s)/d = C_з(U_з - \varphi_s). \qquad (8.3)$$

Тоді від'ємний заряд електронів, індукований на межі напівпровідник - діелектрик, віднесений до одиниці площі:

$$Q_п = Q_з - Q_{пов} - Q_{опз} = C_з(U_з - \varphi_s) - Q_{пов} - Q_{опз}, \qquad (8.4)$$

де $Q_{пов}$ - питомий заряд поверхневих станів; $Q_{опз} = qN_A l_0$ - заряд іонів акцепторів; $l_0 = \sqrt{2\varepsilon_д \varepsilon_0 \varphi_s / qN_A}$ - товщина області ОПЗ.

Із (8.4) можна оцінити значення порогової напруги за умови, що $Q_п = 0$:

$$U_{пор} = \varphi_s + (Q_{пов} + Q_{опз})/C_з. \qquad (8.5)$$

Для ідеальної МДН-структури ($Q_{пов} = 0$)

$$U_{пор} = \varphi_s + \frac{\sqrt{2\varepsilon_д \varepsilon_0 \varphi_s q N_A}}{C_з}.$$

Польові транзистори з ізольованим затвором. Структури польових транзисторів з ізольованим затвором показані на рис. 8.2. У пластині з напівпровідника, що має порівняно високий питомий опір, яку називають підкладкою, створені дві сильно леговані області - витік і стік з відмінним від підкладки типом провідності.



а) *б)*

Рис. 8.2. Структури польових транзисторів з ізольованим затвором і каналом n-типу: *а* - з індукованим каналом: *б* - із заготовленим каналом.

На ці області нанесені металеві контакти. Металевий електрод, ізольований від підкладки шаром діелектрика, називають затвором. Основними параметрами структури є довжина каналу L - відстань між металургійними границями n^+-p-переходів витоку і стоку, ширина каналу z (рис. 8.3), товщина шару ізолятора під затвором d та ступінь легування підкладки N_A.

Транзистор, в якому ізолятором між затвором і підкладкою служить діелектрик, називають польовим транзистором типу метал - діелектрик - напівпровідник, або МДН-транзистором. Коли в польових транзисторах з ізольованим затвором для ізоляції затвора від підкладки використовується оксид напівпровідника (як правило, це діоксид кремнію SiO_2), то транзистор називають польовим транзистором типу метал - оксид - напівпровідник, або МОН-транзистором. Проте частіше використовується більш загальний термін - МДН-транзистор.

МОН-транзистори бувають двох типів: з індукованим каналом і з заготовленим каналом (рис. 8.2). МОН-транзистори з індукованим каналом працюють лише в режимі збагачення каналу носіями заряду. В цих транзисторах, коли на затворі напруга рівна нулеві або від'ємна, канал відсутній і, якщо між витоком і стоком прикладена напруга, буде протікати дуже малий струм стоку, що є зворотним струмом n^+-p-переходу. Лише при додатній напрузі на затворі, яка перевищує певне значення (її називають пороговою напругою $U_{пор}$), на поверхні підкладки під затвором тип провідності змінюється на протилежний (індукується канал) і між витоком і стоком буде протікати струм. При цьому полярність напруги на затворі повинна збігатися із знаком основних носіїв заряду в підкладці.

МОН-транзистори із заготовленим каналом працюють в режимах збагачення і збіднення каналу носіями заряду. Зменшення струму між витоком і стоком МОН-транзистора буде спостерігатись, коли на затвор подавати від'ємну напругу, яка відповідає знаку носіїв заряду в каналі. Якщо змінити полярність напруги на затворі, то буде мати місце збагачення каналу носіями заряду, а значить, струм стоку зростатиме.

Зображені на рис. 8.2 структури МДН-транзисторів мають підкладку р-типу. Тому сильно леговані області витоку і стоку. а також індукований і заготовлений канали мають електропровідність n-типу. Якщо ж аналогічні транзистори виготовляють на підкладці з електропровідністю n-типу, то канал цих транзисторів буде мати електропровідність р-типу. Тоді напруги на затворі і стокові відносно витоку матимуть протилежні знаки (до тих, які вказані на рис. 8.2).

МДН-транзистор з індукованим каналом при відсутності напруги на затворі є закритий, струм між витоком і стоком не протікає - це нормально закритий прилад. Польові транзистори із заготовленим каналом, а також із затвором на основі р-n-переходу - прилади нормально відкриті. Це означає, що закритий стан приладу реалізується шляхом подачі напруги на затвор.

Статичні характеристики МДН-транзистора з індукованим каналом n-типу. Розглянемо спочатку якісно роботу МДН-транзистора. Будемо вважати, що напруга на затворі структури достатня для сильної інверсії на межі напівпровідника з окислом (рис. 8.3,*а*). Тоді, якщо напруга на стокові й не дуже велика, інверсний шар n-типу (індукований канал) виступає як звичайний резистор і струм через канал I_c буде збільшуватися пропорційно напрузі U_c. Ця область називається лінійною областю роботи приладу. В міру збільшення напруги на стокові наступить момент, коли товщина каналу d(x) і заряд інверсного шару Q_n в точці x = L стануть рівними нулю. Вказані умови відповідають початку перекриття каналу (рис. 8.3,*б*). Напругу на стокові, при якій починає перекриватись канал, позначимо $U_{стр}$. Для напруг $U_c > U_{стр}$ точка перекриття каналу переміщується до витоку, а струм стоку змінюється дуже мало (рис. 8.3,*в*). У цьому випадку говорять, що транзистор працює в режимі насичення.

Одержимо аналітичне співвідношення, яке описує основні характеристики МОН-транзистора, при таких допущеннях: 1) МОН-структура ідеальна, тобто в діелектрику об'ємні заряди відсутні, роботи виходу з металу і напівпровідника рівні, поверхневі стани у напівпровіднику відсутні; 2) враховується лише дрейфова компонента струму I_c; 3) рухливість електронів в інверсному шарі не залежить від напруги U_c; 4) концентрація легуючої домішки в каналі однакова; 5) поперечне електричне поле E_y, направлене перпендикулярно границі поділу (по осі y на рис. 8.3,*а*), набагато більше електричного поля E_x, направленого вздовж поверхні (по осі x). Останню умову називають наближенням плавного каналу.



а)



б)



в)

Рис. 8.3. МОН-транзистор з індукованим каналом n-типу в лінійному режимі (*а*), на початку перекриття каналу (*б*) і в режимі насичення (*в*).

Питома провідність каналу, тобто провідність одиниці площі каналу (x = 1 і z = 1), може бути записана у вигляді:

$$g(x) = q\int_0^W n(x)\mu_n dy = q\mu Q_n(x), \qquad (8.6)$$

де $Q_n(x) = \int_0^W n(x)dy$ - поверхнева густина індукованих електронів у каналі товщиною w (y = w) у точці з координатою x (рис. 8.3,*а*). Опір елементарної ділянки каналу довжиною dx дорівнює:

$$dR = \frac{dx}{Z\mu_n Q_n(x)}.$$

Тоді спад напруги на цій ділянці каналу

$$dU = I_c dR = \frac{I_c dx}{Z\mu_n Q_n(x)}, \qquad (8.7)$$

де струм стоку I_c - постійна величина, яка не залежить від x. Поверхнева густина електронів $Q_n(x)$ може бути визначена із співвідношень (8.4) та (8.5):

$$Q_n(x) = C_з\left[\left(U_з - U_{пор}\right) - U(x)\right]. \qquad (8.8)$$

У (8.7) враховано, що вздовж каналу виникає спад напруги U(x) і для точки з координатою x напруга на структурі метал - діелектрик - напівпровідник рівна різниці $U_з - U(x)$.

Із (8.7) та (8.8) одержуємо:

$$I_c \int_0^L dx = \mu_n Z C_з \int_0^U \left[\left(U_з - U_{пор}\right) - U(x)\right] dU.$$

Тоді для лінійної області

$$I_c = \frac{\mu_n Z C_з}{L}\left[\left(U_з - U_{пор}\right)U_c - \frac{U_c^2}{2}\right]. \qquad (8.9)$$

Щоб одержати значення струму стоку для області насичення, слід враховувати, що біля стоку, коли $U(L) > U_{стр}$, відбувається перекриття каналу (рис. 8.3,*в*). При цьому вільних електронів у перекритій частині каналу майже немає, тобто $Q_n(L) = 0$. Електрони, які в результаті дрейфу вздовж каналу підійшли до точки $x = L'$, проходять перекриту частину каналу під дією великої горизонтальної складової напруженості електричного поля із швидкістю, яка рівна швидкості насичення (рис. 8.3,*в*). Тоді з (8.8) одержуємо:

$$Q_n(L) = C_з\left[\left(U_з - U_{пор}\right) - U_{стр}\right] = 0,$$

звідки

$$U_{стр} = U_з - U_{пор}. \qquad (8.10)$$

Струм стоку I_c в області насичення одержується із (8.9) і (8.10) при умові, що $U_c = U_{стр}$. Тоді

$$I_{стр} = \frac{\mu_n Z C_з}{2L}\left(U_з - U_{пор}\right)^2. \qquad (8.11)$$

Із (8.9) та (8.11) випливає, що при постійній напрузі на затворі і при малій напрузі на стокові (коли другим доданком у (8.9) можна знехтувати) I_c лінійно наростає при збільшенні U_c. В міру зростання U_c залежність $I_c(U_c)$ стає нелінійною. Можна показати, що $I_c(U_c)$ має максимум при $U_c = U_{стр} = U_з - U_{пор}$. При напругах на стокові, які більші від напруги $U_{стр}$, струм стоку не залежить від напруги між стоком і витоком, а його значення $I_{стр}$ може бути вирахуване із (8.11). Сукупність вихідних характеристик ідеального МОН-транзистора наведено на рис. 8.4.



Рис. 8.4. Вихідні (стокові) характеристики ідеального МОН-транзистора.

У реальних МОН-транзисторах має місце збільшення струму стоку в області насичення (цю область ще називають активною областю роботи транзистора), що обумовлено зменшенням довжини каналу (рис. 8.3,*в*) і залежністю рухливості носіїв заряду в каналі від напруженості електричного поля. Вихідну характеристику в цьому випадку можна змоделювати, використовуючи параметр транзистора - внутрішній опір r_c:

$$r_c = \left.\frac{dU_c}{dI_c}\right|_{U_з = const}. \qquad (8.12)$$

Враховуючи (8.12), рівняння (8.11) для активної області МОН-транзистора можна записати так:

$$I_c(U_c) = \frac{b}{2}(U_з - U_{пор})^2 + \frac{U_c - U_{стр}}{r_c}, \qquad (8.13)$$

де $b = \frac{\mu_n Z C_з}{L}$ - питома крутість.

Залежність вихідного струму I_c від напруги на затворі $U_з$ при постійній напрузі на стокові називають передавальною характеристикою польового транзистора. З рівняння (8.9) випливає, що передавальна характеристика при малих значеннях U_c буде лінійною

$$I_c = bU_c(U_з - U_{пор}).$$

Характеристики починаються в точці $U_з = U_{пор}$. При $U_з > U_{пор}$ утворюється провідний канал і появляється вихідний струм. Передавальні характеристики в активній області ($U_c > U_{стр}$) добре описуються рівнянням (8.11).

Крутість передавальної характеристики в області насичення

$$S = \left.\frac{dU_c}{dI_з}\right|_{U_c = const} = b(U_з - U_{пор}). \qquad (8.14)$$

Крутість сток-затворної характеристики залежить від струму стоку $S = \sqrt{2bI_c}$

МОН-транзистори із заготовленим каналом. В МОН-транзисторах із заготовленим каналом (рис. 8.2,*б*) біля поверхні напівпровідника під затвором при нульовій напрузі на затворі відносно витоку існує інверсний шар - канал, який з'єднує витік і стік.

Наявність заготовленого каналу в такому МОН-транзисторі приводить до того, що поперечний переріз і провідність каналу будуть змінюватися при зміні напруги на затворі як від'ємної, так і додатної полярності. Це означає, що МОН-транзистор може працювати як в режимі збіднення ($U_з < 0$ для каналу n-типу), так і в режимі збагачення ($U_з > 0$) каналу носіями заряду.

Передавальні характеристики МОН-транзистора із заготовленим каналом виходять з точки, яка відповідає напрузі перекриття $U_{зпр}$. Напруга перекриття - це напруга між затвором і витоком МОН-транзистора із заготовленим каналом, що працює в режимі збіднення, при якій струм стоку стає рівним нулеві.

Методика досліджень

1. *Дослідження передавальних характеристик МОН-транзистора з індукованим каналом.* Для дослідження передавальних характеристик $I_с(U_{зв})$ при різних значеннях напруги між стоком і витоком $U_{св}$ зібрати схему, зображену на рис. 8.5. У цій схемі $U_ж1$ = 15 В, опір резистора R3 вибрати в межах від 100 до 500 Ом. При дослідженні транзисторів з каналом n-типу (як зображено на рис. 8.5) із спільним проводом з'єднати "–" джерела живлення, а при дослідженні p-канальних транзисторів із спільним проводом з'єднати "+" джерела живлення. Напругу $U_{зв}$ вимірювати одним вольтметром шляхом перемикання входу вольтметра із затвора на стік, і навпаки. Передавальні характеристики знімати при постійних напругах між стоком і витоком $U_{св}$ 0,2; 0,5; 1,0; 10 В і при з'єднаних між собою виводах витоку і підкладки. Струм стоку змінювати в межах від 0 до 10 мА.



Рис. 8.5. Схема для дослідження ВАХ МОН-транзисторів.

При дослідженні характеристик слідкувати за напругою на стокові і підтримувати задане її значення з допомогою потенціометра R3.

2. *Дослідження вихідних характеристик МДН-транзистора з індукованим каналом.* Вихідні характеристики $I_c(U_{св})$ дослідити при різних напругах на затворі, починаючи з $U_з = U_{пор}$. Струм стоку змінювати в межах від 0 до 10 мА. Вивід підкладки з'єднати з виводом витоку.

3. *Дослідження впливу напруги на підкладці на параметри МДН-транзистора.* В схемі рис. 8.5 від'єднати вивід підкладки від витоку і подати на вивід підкладки додатну напругу $U_п$ відносно витоку (для р-канального транзистора - від'ємну напругу). Зняти передавальні характеристики при $U_п$ 1; 3; 5 В для $U_{св} = 10$ В.

Завдання до лабораторної роботи

Завдання 1. Побудувати передавальні характеристики транзистора в однаковому масштабі як для $U_п = 0$, так і для $U_п$ 1; 3; 5 В.

Завдання 2. Побудувати вихідні характеристики транзистора в однаковому масштабі.

Завдання 3. Користуючись методикою, описаною у [2] (п. 6.4.1, стор. 483), та програмою "Моделювання МОН-транзистора", визначити параметри моделі та перевірити узгодження експериментальних ВАХ з теоретичними.

Завдання 4. Із передавальних та вихідних характеристик визначити основні параметри транзистора: порогову напругу та її залежність від напруги між витоком і підкладкою; крутість стік-затворної характеристики; вихідний диференціальний опір $r_c = dU_{св}/dI_c$.

Завдання 5. Порівняти одержані експериментальні результати з теоретичними і зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи;
- принцип роботи польових транзисторів МДН-структури;
- передавальні, вхідні характеристики та визначені параметри польових транзисторів;
- висновки.

Контрольні запитання

1. Намалюйте структуру метал - діелектрик - напівпровідник та поясніть її властивості.
2. Які характеристики польового транзистора називають передавальними? Поясніть їх.
3. Намалюйте та поясніть структуру польового транзистора з ізольованим затвором і каналом n-типу.

4. Поясніть процеси перенесення носіїв заряду в МОН-транзисторі.
5. Що називають пороговою напругою польового транзистора? Як вона залежить від параметрів структури МДН?
6. Які різновидності польових транзисторів ви знаєте?
7. Намалюйте вихідні характеристики МДН-транзистора з каналом р-типу. Запишіть рівняння, які описують вихідні характеристики.
8. Що називають ефектом модуляції довжини каналу? Як це явище проявляється на ВАХ-транзисторах?
9. Намалюйте вхідні характеристики польового транзистора.
10. Якими фізичними процесами обмежується діапазон частот, на яких може працювати МДН-транзистор?
11. Як позначаються на схемах і маркуються польові транзистори?

* * *

Список рекомендованої та використаної літератури

1. Пасынков В. В., Чиркин Л. К. Полупроводниковые приборы: Учеб. для вузов. - 4-е изд., перераб. и доп. - М.: Высшая школа, 1987.

2. Тугов Н. М. и др. Полупроводниковые приборы: Учеб. для вузов / Под ред. В. А. Лабунцова. - М.: Энергоатомиздат, 1990.

3. Зи С. Физика полупроводниковых приборов: в 2-х книгах. Пер. с англ. - 2-е изд., перераб. и доп. - М.: Мир, 1984.

4. Викулин И. М., Стафеев В. И. Физика полупроводниковых приборов. - 2-е изд., перераб. и доп. - М.: Радио и связь, 1990. - 264 с.

ІНТЕГРАЛЬНІ СХЕМИ

Цей розділ практикуму містить лабораторні роботи, які охоплюють основні розділи мікросхемотехніки: дванадцять робіт відносяться до цифрової схемотехніки. а чотири орієнтовані на вивчення властивостей аналогових мікросхем.

Завданням практикуму є ознайомлення студентів з принципами роботи і методами досліджень цифрових і аналогових інтегральних схем малого і середнього ступеня інтеграції. на прикладі яких найбільш просто і ефективно вивчаються загальні принципи побудови і роботи сучасних мікросхем різної складності.

Лабораторний практикум розрахований на фронтальне виконання лабораторних робіт. Усі роботи виконуються на двох лабораторних стендах, які є на кожному робочому місці. Один стенд використовується для досліджень статичних характеристик і визначення параметрів цифрових і аналогових мікросхем, які поміщені в прямокутні корпуси типу DIP, з максимальним числом виводів 16. Він містить необхідне число комутаційних елементів, міліамперметр, змінні та постійні резистори. Другий стенд служить для вивчення цифрових мікросхем комбінаційного (шифратори, дешифратори, мультиплексори, суматори, порівнювачі кодів) і наслідувального (тригери, регістри, лічильники) типів. Він дозволяє також макетувати прості функціональні вузли на базі логічних елементів. Усі виводи досліджуваної мікросхеми мають індикацію логічних сигналів на основі світловипромінюючих діодів. У комплект лабораторних стендів входять провідники з клемами і штекерами. умовні графічні зображення мікросхем та цифровий вольтметр типу Ф294.

9. ДОСЛІДЖЕННЯ ЕЛЕКТРОННИХ КЛЮЧІВ НА БІПОЛЯРНИХ ТРАНЗИСТОРАХ

Мета роботи: вивчення принципу роботи, методів розрахунку та експериментальне дослідження передавальних характеристик електронних ключів на біполярних транзисторах.

Теоретичні відомості

Електронними ключами називають схеми або окремі елементи схем, які служать для комутації (перемикання) струму, що протікає через певні електричні кола. Основними компонентами ключових схем є: джерело живлення,

навантаження (резистор $R_н$, рис. 9.1) та ключ. Ключ може перебувати в замкненому стані, тоді через навантаження протікає струм, і в розімкненому стані - через навантаження струм не протікає. Перемикання схеми з одного стану в інший відбувається під дією вхідних керуючих сигналів.



Рис. 9.1. Структура електронного ключа.



Рис. 9.2. Електронний ключ на біполярному транзисторі (*а*) та його вихідні характеристики (*б*).

Напруга між точками a і b схеми (рис. 9.1) є вихідною напругою ключа $U_{вих}$ і знаходиться з рівняння:

$$U_ж = I_н \cdot R_н + U_{вих},$$

де $I_н$ - струм, що протікає через навантаження; $R_н$ - опір навантаження.

Якщо ключ ідеальний, тобто його опір в розімкненому стані $r_{роз}$ нескінченно великий, а в замкненому стані $r_{зам} = 0$, то струм через навантаження при розімкненому ключі $I_н = 0$, а при замкненому $I_н = U_ж/R_н$. Тоді при розімкненому ключі, коли $I_н = 0$, вихідна напруга $U_{вих} = U_ж$. Коли ж ключ замкнений, його опір $r_{зам} = 0$ і вихідна напруга $U_{вих} = 0$. Таким чином, на виході електронного ключа напруга може приймати два значення: коли ключ розімкнений, вихідна напруга має високий рівень, її прийнято позначати $U^1_{вих}$, а коли ключ замкнений, вихідна напруга має низький рівень і її позначають $U^0_{вих}$.

У цифровій схемотехніці електронні ключі використовуються для формування дискретних сигналів. Вони зустрічаються як самостійні елементи або ж входять як складові в більш складні пристрої. Електронні ключі реалізуються на біполярних або на польових МОН-транзисторах.

Найпростіший електронний ключ на біполярному транзисторі зображений на рис. 9.2,*а*. Керування станом такого ключа здійснюється сигналом $U_{вх}$. Якщо $U_{вх} = 0$, то струм бази транзистора $I_Б$ рівний нулеві, транзистор працює в режимі відтинання струму колектора, що відповідає розімкненому стану ключа. Стан схеми визначається точкою B (рис. 9.2,*б*) перетину навантажувальної прямої AB з вихідною характеристикою транзистора при $I_Б = 0$. Вихід-

ною напругою ключа є напруга між колектором і емітером закритого транзистора. Напруга $U_{вих}$ приблизно рівна напрузі живлення:

$$U_{вих} = U_{КЕ\ max} = U^{1}_{вих} \approx U_{ж}.$$

Якщо на вході схеми напруга високого рівня, то транзистор переходить у режим насичення, струм колектора збільшується до максимально можливого значення $I_{К\ нас} = U_{ж}/R_{к}$, що відповідає замкненому стану ключа. Стан схеми визначається точкою А (рис. 9.2,*б*), а вихідна напруга стає близькою до нуля:

$$U_{вих} = U_{нас} = U^{0}_{вих} \approx 0.$$

Для того, щоб транзистор працював у режимі насичення, струм бази $I_{Б}$ повинен бути рівний або більший за значення

$$I_{Б\ нас} = \frac{I_{К\ нас}}{\beta} = \frac{U_{ж}}{\beta \cdot R_{к}},$$

де β - коефіцієнт передачі струму бази транзистора в схемі зі спільним емітером.

Статичні властивості електронних ключів повністю описуються трьома характеристиками: *вхідною, передавальною* і *вихідною*.



Рис. 9.3. Вхідна характеристика ключа на біполярному транзисторі.

Вхідною характеристикою називають залежність вхідного струму $I_{вх}$ від вхідної напруги $U_{вх}$, тобто $I_{вх} = f(U_{вх})$. Для електронного ключа на біполярному транзисторі вхідна характеристика показана на рис. 9.3. В цій схемі вхідним струмом є струм бази. Доки вхідна напруга менша за $U_{БЕ\ пор}$, перехід база - емітер закритий, транзистор працює в режимі відтинання струму колектора, струм бази обумовлений зворотним струмом колектора і є від'ємним. Коли $U_{вх} > U_{БЕ\ пор}$, вхідний струм

$$I_{вх} = I_{Б} = \frac{U_{вх} - U_{БЕ}}{R_{б}}$$

починає зростати, транзистор працює в активному режимі, а потім при вхідній напрузі $U_{вх} = U_{вх.\ нас}$ переходить у режим насичення. Нахил вхідної характеристики при $U_{вх} > U_{БЕ\ пор}$ визначається значенням опору резистора в колі бази $R_{б}$.

Передавальною характеристикою називають залежність вихідної напруги $U_{вих}$ від вхідної напруги $U_{вх}$, тобто $U_{вих} = f(U_{вх})$. Ця характеристика є основною в тих випадках, коли описують властивості ключів, які формують дискретні сигнали. На рис. 9.4 зображена типова передавальна характеристика ключа на біполярному транзисторі. На передавальній характеристиці можна виділити три ділянки. При $U_{вх} < U_{БЕ\ пор}$ транзистор працює в режимі відтинання струму колектора, що відповідає розімкненому стану ключа, і вихідна



Рис. 9.4. Передавальна характеристика ключа на біполярному транзисторі.

напруга близька до $U_ж$ (на виході схеми формується високий рівень напруги). Коли $U_{БЕ\ пор} < U_{вх} < U_{вх.\ нас}$, транзистор працює в активному режимі і вихідна напруга залежить від вхідної. Цю ділянку характеристики називають лінійною. Її ширина залежить від значення опору резистора в колі бази $R_б$. При $U_{вх} > U_{вх.\ нас}$ транзистор переходить у режим насичення, вихідна напруга дорівнює напрузі насичення $U_{нас}$ (рис. 9.2,*б*) і слабо залежить від струму колектора (на виході схеми формується низький рівень напруги).

Вихідною характеристикою називають залежність вихідного струму $I_{вих}$ від вихідної напруги $U_{вих}$, тобто $I_{вих} = f(U_{вих})$. Ці характеристики (рис. 9.5) описують навантажувальні властивості ключів - які струми вони можуть віддавати або



а) *б)*

Рис. 9.5. Схема для дослідження вихідних характеристик (*а*) і вихідні характеристики (*б*) ключа на біполярному транзисторі.

комутувати. Вихідні характеристики вимірюють для двох станів ключа: ключ замкнений, на його виході встановлюється низький рівень напруги і через ключ пропускається струм $I_{вих}$ від зовнішнього навантаження (лінія із символом "0", рис. 9.5,*б*); ключ розімкнений, на його виході встановлюється високий рівень напруги і від нього відбирається струм $I_{вих}$ у зовнішнє навантаження (лінія із символом "1", рис. 9.5,*б*). При зображенні вихідних (і вхідних) характеристик використовується правило знаків для струмів. Якщо струм витікає з ключа, його записують із знаком мінус, а коли струм втікає в схему ключа - він додатний.

Завдання до лабораторної роботи



Рис. 9.6. Вихідні характеристики транзистора типу КТ503В.



Рис. 9.7. Схема для вимірювання статичних характеристик електронних ключів.

Завдання 1. Вивчити методику розрахунку параметрів електронних ключів на біполярних транзисторах. Користуючись вихідними характеристиками n-p-n-транзистора КТ503В (рис. 9.6), розрахувати параметри ключа (вихідну напругу високого рівня $U^1_{вих}$, вихідну напругу низького рівня $U^0_{вих}$, опір резистора $R_б$, вхідну напругу $U_{вх.\,нас}$) для $U_ж$ = 10 В, $R_к$ = 2 кОм і $U_{БЕ\,пор}$ = 0,6 В.

Завдання 2. Дослідження роботи електронного ключа на біполярному транзисторі в статичному режимі.

Порядок виконання завдання:

- зібрати схему ключа на лабораторному стенді за схемою рис. 9.7;
- діапазон вимірювання струмів міліамперметром встановлювати від 0 до 1 мА;
- значення опорів резисторів $R_б$ і $R_к$ вибирати найближчими до розрахованих із тих резисторів, які є на лабораторному стенді;
- подати на схему напругу живлення $U_ж$ = 10 В;
- змінним резистором (мнемонічне позначення на стенді "10к") встановити вхідну напругу $U_{вх}$ = 0 і перевірити, щоб напруга між колектором і емітером $U_{КЕ}$ була близькою до напруги живлення 10 В;
- виміряти: вихідну напругу високого рівня $U^1_{вих}$, вихідну напругу низького рівня $U^0_{вих}$, вхідну напругу $U_{вх.\,нас}$; порівняти їх із розрахованими.

Завдання 3. Дослідження вхідної характеристики електронного ключа на біполярному транзисторі в статичному режимі.

Порядок виконання завдання:

- діапазон вимірювання струмів міліамперметром встановлювати від 0 до 0,1 мА;
- подати на схему напругу живлення $U_ж$ = 10 В;
- резистором "10к" змінювати вхідну напругу $U_{вх}$ від 0 до напруги живлення 10 В;

- результати вимірювання вхідної напруги і вхідного струму занести в таблицю;

- намалювати графік $I_{вх} = f(U_{вх})$.

Завдання 4. Дослідження передавальної характеристики електронного ключа на біполярному транзисторі в статичному режимі.

Порядок виконання завдання:

- входи міліамперметра з'єднати провідником;
- між колектором і емітером транзистора увімкнути вольтметр;
- подати на схему напругу живлення $U_ж = 10$ В;
- резистором "10к" змінювати вхідну напругу $U_{вх}$ від 0 до напруги живлення 10 В;
- результати вимірювання вхідної і вихідної напруги занести в таблицю:
- намалювати графік $U_{вих} = f(U_{вх})$.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи;
- опис роботи схеми електронного ключа на біполярному транзисторі та методику її розрахунку;
- схему для вимірювання параметрів і характеристик електронного ключа:
- вхідні та передавальні характеристики ключа, представлені у вигляді графіка.

Контрольні запитання

1. Поясніть принцип роботи біполярного транзистора.
2. Які режими роботи біполярного транзистора ви знаєте?
3. На вихідних характеристиках транзистора, увімкненого по схемі із спільним емітером (рис. 9.6), покажіть області, які відповідають активному режиму, режиму насичення та режиму відтинання струму колектора.
4. Опишіть процеси інжекції та екстракції носіїв заряду в транзисторі.
5. Поясніть процеси в транзисторі, який працює в режимі насичення.
6. Що називають коефіцієнтом передачі струму емітера?
7. Намалюйте та поясніть вихідні характеристики транзистора, увімкненого по схемі із спільним емітером.
8. Що називають коефіцієнтом передачі струму бази?
9. Побудуйте навантажувальну характеристику транзистора КТ503, якщо напруга живлення 5 В, а опір резистора в колі колектора 500 Ом. Статичні характеристики транзистора показані на рис. 9.6.
10. Які схеми називають електронними ключами? Якими параметрами описують їх властивості?
11. Що називають ключовим режимом роботи біполярного транзистора?
12. Що називають вхідною характеристикою електронного ключа?
13. Що називають передавальною характеристикою електронного ключа?

10. ДОСЛІДЖЕННЯ ЕЛЕКТРОННИХ КЛЮЧІВ НА ПОЛЬОВИХ ТРАНЗИСТОРАХ

Мета роботи: вивчення принципу роботи, методів розрахунку та експериментальне дослідження передавальних характеристик електронних ключів на польових транзисторах структури метал - діелектрик - напівпровідник.

Теоретичні відомості

Схема електронного ключа на польовому транзисторі з індукованим каналом n-типу (МОН-транзистор) і навантажувальним резистором в колі стоку показана на рис. 10.1,*а*. Вихідна напруга схеми $U_{вих} = U_{СВ}$ знаходиться з рівняння:

$$U_ж = U_{СВ} + I_С \cdot R_С.$$

Графічний метод розв'язку цього рівняння пояснює рис. 10.1,*б*.

Якщо вхідна напруга $U_{вх}$ менша від порогової напруги транзистора $U_{пор}$, то він буде закритий і струм між витоком і стоком не протікає. Стан схеми визначається точкою В перетину навантажувальної характеристики АВ з вихідною характеристикою транзистора при $U_{ЗВ} \le U_{пор}$. На виході ключа формується напруга $U_{вих\ max} = U^{1}_{вих} \approx U_ж$.



Рис. 10.1. Електронний ключ на МОН-транзисторі з каналом n-типу:
а - електрична схема; *б* - вихідні характеристики транзистора;
в - передавальна характеристика ключа.

Коли на вході схеми напруга $U_{вх}$ більша за порогову напругу $U_{пор}$, то опір каналу транзистора буде зменшуватись у міру зростання $U_{вх}$. Для найбільшого значення вхідної напруги (наприклад, $U_{вх} = U_{ж}$) вихідна напруга $U_{вих}$ приймає найменше значення $U_{вих\ min}$ (точка А перетину навантажувальної характеристики АВ з вихідною характеристикою транзистора при $U_{ЗВ} = U_{ж}$).

Передавальна характеристика електронного ключа на польовому транзисторі аналітично може бути описана з використанням таких наближень. При $U_{вх} \le U_{пор}$ канал транзистора не проводить струм. Струм стоку I_C визначається струмом, який протікає через увімкнений у зворотному напрямку p-n-перехід стік - підкладка, і струмами витоку між виводами транзистора. Тому I_C дуже малий, а вихідна напруга

$$U_{вих} = U_{ж} - I_C \cdot R_C \cong U_{ж}$$

і не залежить від вхідної напруги (ділянка 1-2 передавальної характеристики, рис. 10.1,*в*).

Якщо $U_{пор} < U_{вх} < U_{вх.\ гр}$ ($U_{вх.\ гр}$ - напруга на затворі, при якій робоча точка транзистора на навантажувальній характеристиці розмежовує лінійну область вихідної характеристики МОН-транзистора від області насичення і знаходиться з рівняння $U_{СВ\ гр} = U_{вх.\ гр} - U_{пор}$), то струм стоку

$$I_C = \frac{B}{2}\left(U_{вх} - U_{пор}\right)^2,$$

де $B = \mu\varepsilon_д\varepsilon_0 \cdot \frac{b}{a\,L}$ - параметр, який визначається конструктивними і технологічними особливостями транзистора. Вихідна напруга ключа

$$U_{вих} = U_{ж} - R_C \cdot \frac{B}{2}\left(U_{вх} - U_{пор}\right)^2$$

зменшується при зростанні $U_{вх}$ за квадратичним законом, а швидкість зміни вихідної напруги $dU_{вих}/dU_{вх}$ залежить від величини опору резистора R_C (ділянка 2-3 передавальної характеристики, рис. 10.1,*в*).

При $U_{вх} > U_{вх.\ гр}$ струм стоку залежить як від вхідної напруги, так і від вихідної:

$$I_C = B\left[\left(U_{вх} - U_{пор}\right)U_{вих} - \frac{U_{вих}^2}{2}\right].$$

Для малих значень напруги між стоком і витоком (вихідної напруги ключа) струм стоку можна записати у вигляді:

$$I_C \cong B\left(U_{вх} - U_{пор}\right)U_{вих}.$$

Тоді вихідна напруга ключа при $U_{вх} >> U_{вх.\ гр}$ (окіл точки 4 передавальної характеристики, рис. 10.1,*в*) дорівнює:

$$U_{вих\ min} \cong \frac{U_{вх}}{1 + R_C B\left(U_{вх} - U_{пор}\right)}.$$

Ця формула показує основну властивість ключів на МОН-транзисторах: вихідна напруга низького рівня $U^0_{вих}$ (коли ключ замкнений) залежить від величини опору резистора в колі стоку і електричних параметрів каналу транзистора.

З цієї причини в схемах електронних ключів на МОН-транзисторах як елемент навантаження використовується також польовий транзистор. У схемі рис. 10.2,*а* транзистор VT2 виконує функцію активного елемента (ключа), а транзистор VT1 - елемента динамічного навантаження. Щоб транзистор VT1 замінював резистор, напруга між його затвором і витоком $U_{ЗВ}$ завжди повинна бути більша за порогову напругу $U_{пор1}$. Це реалізується шляхом з'єднання затвору зі стоком. У цьому випадку $U_{ЗВ} = U_{СВ}$ і залишається додатною, а транзистор VT1 являє собою нелінійний резистор з навантажувальною характеристикою, яка зображена на рис. 10.2,*б*.



а) *б)*

Рис. 10.2. Електронний ключ на МОН-транзисторах з каналом n-типу (*а*) та вихідні характеристики транзистора (*б*).



Рис. 10.3. Електронний ключ на комплементарних МОН-транзисторах.

Якщо вхідна напруга менша за порогову напругу $U_{пор2}$ транзистора VT2, то він буде закритий і струм між витоком і стоком не протікає. Стан схеми визначається точкою В (рис. 10.2,*б*) перетину навантажувальної характеристики з вихідною характеристикою транзистора при $U_{ЗВ} \le U_{пор2}$. На виході ключа формується напруга

$$U_{вих\ max} = U^1_{вих} = U_ж - U_{пор1}.$$

Якщо $U_{вх} > U_{пор2}$, то струм стоку транзистора VT1 починає зростати і обидва транзистори будуть відкритими. Стан схеми визначається точкою А. У такій ситуації малу вихідну напругу $U_{вих\ min} = U^0_{вих}$ можна отримати за умови, що опір каналу відкритого транзистора VT2 значно менший від опору каналу відкритого транзистора VT1. Для цього активний транзистор виготовляють із широким і коротким каналом, а навантажувальний - з вузьким і довгим каналом.

Особливістю ключів на комплементарних (взаємодоповнюваних) МОН-транзисторах (КМОН) є те, що вхідним сигналом керуються обидва транзистори. Схема (рис. 10.3) складається з двох транзисторів з різними типами провідності каналів. Витік і підкладка транзистора VT2 з каналом n-типу приєднані до спільного провідника (потенціал 0 В), а витік і підкладка транзистора VT1 з каналом p-типу - до $+U_ж$.

При низькій вхідній напрузі ($U_{вх} = 0$ В) різниця потенціалів між затвором і витоком транзистора VT2 $U_{ЗВ2} = U_{вх} = 0$ і він закритий, струм між витоком і стоком не протікає (опір каналу дуже великий). Напруга між затвором і витоком транзистора VT1 $U_{ЗВ1} = U_{вх} - U_ж = -U_ж$, і він буде відкритим (опір каналу малий). Через нього, як через замкнений ключ, потенціал $+U_ж$ поступає на вихід. У цьому випадку

$$U_{вих\ max} = U^{1}_{вих} \approx U_ж .$$

При високій вхідній напрузі ($U_{вх} \approx U_ж$) транзистор VT2 відкривається, а транзистор VT1 закривається, оскільки $U_{ЗВ1} = U_{вх} - U_ж = 0$. Тепер вихід схеми через замкнений ключ VT2 буде приєднаний до потенціалу спільного провідника. Тому

$$U_{вих\ max} = U^{0}_{вих} \approx 0 .$$

Для обох розглянутих випадків один із транзисторів схеми закритий і в цілому схема споживає дуже малий струм від джерела живлення.

Завдання до лабораторної роботи

Завдання 1. Вивчити структуру, принцип роботи та вольт-амперні характеристики транзисторів структури метал - діелектрик - напівпровідник.

Ознайомитись з принциповою електричною схемою мікросхеми К176ЛП1. В цій мікросхемі (рис. 10.4) виготовлено три пари польових транзисторів структури метал - окисел - напівпровідник з каналами n- і p-типів. Мікросхема є багатофункціональною. В залежності від способу з'єднання зовнішніх виводів між собою можна реалізувати як електронні ключі для формування дискретних сигналів, так і ключі для комутації аналогових сигналів. Живлення на мікросхему подається на 14-й вивід (+10 В) і на 7-й вивід - спільний провідник (0 В).

Вивчити методику розрахунку параметрів електронних ключів на польових транзисторах. Користуючись вихідними характеристиками (рис. 10.5) МОН-транзистора з каналом n-типу, який виготовлений в мікросхемі К176ЛП1, розрахувати параметри ключа (вихідну напругу високого рівня $U^{1}_{вих}$, вихідну напругу низького рівня $U^{0}_{вих}$) для $U_ж = 10$ В, R_C 1,8 і 36 кОм. Порогова напруга транзистора $U_{пор} = 1{,}5$ В.

Завдання 2. Дослідження роботи електронного ключа на польовому транзисторі з індукованим каналом n-типу (МОН-транзистор) і навантажувальним резистором у колі стоку в статичному режимі.



Рис. 10.4. Принципова схема мікросхеми К176ЛП1.



Рис. 10.5. Вихідні характеристики МОН-транзистора з каналом n-типу з мікросхеми К176ЛП1.

Порядок виконання завдання:

- зібрати схему ключа на лабораторному стенді згідно з рис. 10.6;
- значення опору резистора R_C в колі стоку вибрати рівним 1,8 кОм;
- подати на схему напругу живлення $U_ж$ = 10 В;
- змінним резистором (мнемонічне позначення на стенді "10к") встановити вхідну напругу $U_{вх}$ = 0 і перевірити, щоб напруга між стоком і витоком $U_{вих}$ була близька до напруги живлення 10 В;
- виміряти вихідну напругу високого рівня $U^1_{вих}$, вихідну напругу низького рівня $U^0_{вих}$, порогову напругу $U_{пор}$; порівняти їх із розрахованими;
- повторити вимірювання для R_C = 36 кОм.



Рис. 10.6. Схема для вимірювання статичних характеристик електронних ключів на МОН-транзисторах.

Завдання 3. Дослідження передавальної характеристики електронного ключа на польовому транзисторі з індукованим каналом n-типу (МОН-транзистор) і навантажувальним резистором у колі стоку в статичному режимі.

Порядок виконання завдання:

- між стоком і витоком транзистора увімкнути вольтметр;
- подати на схему напругу живлення $U_ж$ = 10 В;

- резистором "10к" змінювати вхідну напругу $U_{вх}$ від 0 до напруги живлення 10 В;

- результати вимірювання вхідної і вихідної напруг занести в таблицю;

- намалювати графік $U_{вих} = f(U_{вх})$;

- повторити вимірювання для R_C = 1,8 кОм.

Завдання 3. Дослідження роботи електронного ключа на комплементарних (взаємодоповнюваних) МОН-транзисторах.

Порядок виконання завдання:

- від'єднати навантажувальний резистор від 8-го виводу мікросхеми;

- з'єднати 8-й і 13-й виводи мікросхеми і приєднати до них входи вольтметра;

- подати на схему напругу живлення $U_ж$ = 10 В;

- змінним резистором (мнемонічне позначення на стенді "10к") встановити вхідну напругу $U_{вх} = 0$ і перевірити, щоб вихідна напруга $U_{вих}$ була близькою до напруги живлення 10 В;

- виміряти вихідну напругу високого рівня $U^1_{вих}$, вихідну напругу низького рівня $U^0_{вих}$.

Завдання 5. Дослідження передавальної характеристики електронного ключа на комплементарних (взаємодоповнюваних) МОН-транзисторах в статичному режимі.

Порядок виконання завдання:

- з'єднати 8-й і 13-й виводи мікросхеми і приєднати до них входи вольтметра;

- подати на схему напругу живлення $U_ж$ = 10 В;

- резистором "10к" змінювати вхідну напругу $U_{вх}$ від 0 до напруги живлення 10 В;

- результати вимірювання вхідної і вихідної напруги занести в таблицю;

- намалювати графік $U_{вих} = f(U_{вх})$.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи;

- опис роботи схем електронних ключів на польових транзисторах та методику розрахунку цих схем;

- схему для вимірювання параметрів і характеристик електронних ключів;

- передавальні характеристики ключів, представлені у вигляді графіків;

- висновки з аналізом властивостей електронних ключів на польових транзисторах.

Контрольні запитання

1. Поясніть принцип роботи польового транзистора структури метал - діелектрик - напівпровідник.
2. Намалюйте структуру МОН-транзистора з індукованим каналом n-типу. Поясніть його вихідні характеристики.

3. Намалюйте структуру МОН-транзистора з індукованим каналом р-типу. Поясніть його вихідні характеристики.
4. На вихідних характеристиках МОН-транзистора з каналом n-типу (рис. 10.5) покажіть лінійну область і область насичення.
5. Запишіть і поясніть формули для струму між стоком і витоком МОН-транзистора, коли він працює в лінійній області і в області насичення.
6. Що називають крутістю передавальної характеристики?
7. Побудуйте навантажувальну характеристику МОН-транзистора з каналом n-типу, якщо напруга живлення 5 В, а опір резистора в колі стоку 500 Ом. Статичні характеристики транзистора показані на рис. 10.5.
8. Які схеми називають електронними ключами? Якими параметрами описують їх властивості?
9. Порівняйте властивості електронних ключів на біполярних і польових транзисторах.
10. Що називають вхідною характеристикою електронного ключа? Поясніть вхідну характеристику ключів на МОН-транзисторах.
11. Що називають передавальною характеристикою електронного ключа? Поясніть передавальну характеристику ключів на МОН-транзисторах.
12. В якому режимі знаходяться транзистори VT1, VT2 на схемі рис. 10.3, якщо: а) $U_{вх} = 0$ В; б) $U_{вх} = U_ж$?
13. При яких значеннях вхідної напруги $U_{вх}$ вихідна напруга $U_{вих}$ в схемі рис. 10.3 буде близька до 0 В?
14. При яких значеннях вхідної напруги $U_{вх}$ вихідна напруга $U_{вих}$ в схемі рис. 10.3 буде близька до напруги живлення?

11. ВИВЧЕННЯ ЛОГІЧНИХ ЕЛЕМЕНТІВ

Мета роботи: ознайомлення з поняттями алгебри логіки, вивчення основних логічних функцій та вивчення роботи логічних елементів, які виготовлені у вигляді інтегральних схем.

Теоретичні відомості

Логічні елементи становлять основу пристроїв цифрової обробки інформації - обчислювальних машин, цифрових вимірювальних пристроїв, пристроїв автоматики та ін. Логічні елементи виконують найпростіші логічні операції над інформацією, яка представлена в цифрових кодах.

Сучасні цифрові системи незалежно від складності задач, які вони вирішують, у своїй більшості для кодування і представлення інформації використовують двійкову систему числення, яка оперує лише двома цифрами: нуль (0) та одиниця (1). Математичним апаратом, який використовується при проектуванні цифрових систем, є алгебра логіки (булева алгебра). Предметом вивчення алгебри логіки є висловлювання (твердження), які можуть бути або істинними, або хибними. Прості висловлювання, що містять одну закінчену думку, називають логічними змінними. Логічні змінні позначають літерами, наприклад A, B, C, D, або X1, X2, . . ., Xn. Часто для позначення істинності чи хибності висловлювань використовують символи 1 або 0. Логічна функція - це складний вислів, що складається з декількох простих висловлювань, зв'язаних між собою сполучниками. В аналітичному вигляді логічна функція записується так:

$$Y = F(X1, X2, \ldots, Xn),$$

де Xi - логічні змінні. Логічна функція може приймати теж лише два значення: істинно або хибно, 1 або 0. Якщо є n логічних змінних, то вони утворюють 2^n можливих логічних наборів із 0 і 1. Для кожного такого набору логічна функція може приймати значення 0 або 1. Тому для n змінних можна утворити 2^{2^n} різних логічних функцій.

Усі можливі логічні функції n змінних можна утворити з допомогою трьох основних логічних операцій:

- логічного заперечення (інверсія, операція НІ), яка позначається символом "–" над відповідною змінною

$$F = \overline{X};$$

- логічного додавання (диз'юнкція, операція АБО), яка позначається символами "+" або "∨":

$$F = X1 + X2 + \ldots + Xn, \text{ або } F = X1 \vee X2 \vee \ldots \vee Xn;$$

- логічного множення (кон'юнкція, операція І), яка позначається символами "*", або "·", або "∧":

$$F = X1 \cdot X2 \cdot \ldots \cdot X_n, \text{ або } F = X1 \wedge X2 \wedge \ldots \wedge Xn.$$

Правила виконання логічних операцій для випадку двох змінних А і В представлені в табл. 11.1.

Таблиця 11.1. Таблиці істинності для основних логічних операцій

Операція І			*Операція АБО*			*Операція НІ*	
Змінні		*Функція*	*Змінні*		*Функція*	*Змінні*	*Функція*
A	B	Y	A	B	Y	A	Y
0	0	0	0	0	0	0	1
0	1	0	0	1	1	1	0
1	0	0	1	0	1		
1	1	1	1	1	1		

Електричні схеми, які реалізують логічні операції, називають логічними елементами. Логічні елементи (ЛЕ) можуть бути виготовлені на основі різних компонент - на реле, резисторах і діодах, діодах і транзисторах. У сучасній електроніці і схемотехніці використовуються ЛЕ, виготовлені у вигляді інтегральних схем (елементами цих схем звичайно є резистори, діоди, транзистори).

В залежності від типу сигналів, які обробляються. логічні елементи поділяють на потенціальні та імпульсні. В потенціальних ЛЕ логічній змінній 1 відповідає високий потенціал, а логічній змінній 0 - низький потенціал (додатна логіка). Значення потенціалу (напруги), який відповідає логичній 1, залежить від схемотехнічної реалізації ЛЕ. В імпульсних ЛЕ логічній 1 відповідає перепад напруги з низького рівня до високого. а логичному 0 - перепад з високого рівня до низького, або навпаки.

Логічний елемент І. Умовне позначення логічного елемента І на електричних схемах показане на рис. 11.1. Це стандартне позначення використовується незалежно від схемотехнічної реалізації ЛЕ.

Якщо на входи А і В подані напруги НИЗЬКОГО рівня, то на виході логічного елемента І буде напруга НИЗЬКОГО рівня. Ця ситуація відображена в першому рядку табл. 11.2. Зверніть увагу, що вхідні і вихідні сигнали позначені також відповідними двійковими цифрами. З аналізу табл. 11.2 випливає, що ВИСОКИЙ рівень напруги на виході логічного елемента І буде лише тоді, коли на обидва входи подані логічні 1.

Таблиця 11.2. Таблиця істинності логічного елемента І

Входи				*Вихід Y*	
A		*B*			
Рівень напруги	*Логічний сигнал*	*Рівень напруги*	*Логічний сигнал*	*Рівень напруги*	*Логічний сигнал*
НИЗЬКИЙ	0	НИЗЬКИЙ	0	НИЗЬКИЙ	0
НИЗЬКИЙ	0	ВИСОКИЙ	1	НИЗЬКИЙ	0
ВИСОКИЙ	1	НИЗЬКИЙ	0	НИЗЬКИЙ	0
ВИСОКИЙ	1	ВИСОКИЙ	1	ВИСОКИЙ	1



Рис. 11.1. Умовне позначення логічного елемента І.



Рис. 11.2. Умовне позначення логічного елемента АБО.

Таким чином, логічна операція І, як і будь-яка логічна функція, може бути задана (описана) чотирма способами: словами - на виході логічного елемента І встановиться логічна 1, лише тоді, коли на обидва входи поданий сигнал логічної 1; булевим виразом (алгебраїчна форма) $Y = A \cdot B$, або $Y = A \wedge B$; за допомогою таблиці істинності; графічним.

Логічний елемент АБО. Умовне позначення логічного елемента АБО на електричних схемах показане на рис. 11.2. На тому ж рисунку наведений булевий вираз для логічної функції АБО двох змінних.

Якщо на входи А і В одночасно або порізно подані напруги ВИСОКОГО рівня, то на виході логічного елемента АБО буде напруга ВИСОКОГО рівня. Ця ситуація відображена в табл. 11.3. Зверніть увагу, що вхідні і вихідні сигнали позначені також відповідними двійковими цифрами. З аналізу табл. 11.3 видно, що основна властивість логічного елемента АБО полягає в тому, що НИЗЬКИЙ рівень напруги на виході логічного елемента АБО буде лише тоді, коли на обидва входи поданий логічний 0.

Таблиця 11.3. Таблиця істинності логічного елемента АБО

Входи				*Вихід Y*	
A		*B*			
Рівень напруги	*Логічний сигнал*	*Рівень напруги*	*Логічний сигнал*	*Рівень напруги*	*Логічний сигнал*
низький	0	низький	0	низький	0
низький	0	високий	1	високий	1
високий	1	низький	0	високий	1
високий	1	високий	1	високий	1

Інвертор. Логічні елементи, описані вище, мають два або більше входів. На відміну від них логічний елемент НІ, який часто називають інвертором, має один вхід і один вихід. Основна функція логічного елемента НІ полягає в тому, щоб забезпечити на виході сигнал, рівень якого протилежний рівню вхідного сигналу. Умовне графічне позначення інвертора показане на рис. 11.3.

Якщо рівень напруги на вході інвертора НИЗЬКИЙ, то на виході появиться сигнал ВИСОКОГО рівня. Проте якщо вхідний сигнал має ВИСОКИЙ рівень, то на виході встановиться сигнал НИЗЬКОГО рівня. Ця основна властивість інвертора відображена в табл. 11.4.



Рис. 11.3. Умовне позначення логічного елемента НІ.



а) *б)* *в)*

Рис. 11.4. Умовне графічне позначення логічних елементів: *а* - І-НІ, *б* - АБО-НІ, *в* - АБО З ВИКЛЮЧЕННЯМ.

Таблиця 11.4. Таблиця істинності логічного елемента НІ

Вхід А		*Вихід Y*	
Рівень напруги	*Логічний сигнал*	*Рівень напруги*	*Логічний сигнал*
низький	0	високий	1
високий	1	низький	0

Крім розглянутих логічних елементів І, АБО, НІ, на практиці широко використовуються логічні елементи, які реалізують дві (і більше) логічних операції, наприклад І-НІ, АБО-НІ, І-АБО-НІ.

Таблиця 11.5

Тип мікросхеми	*Логічна функція*	*Число ЛЕ в одному корпусі*
К155ЛИ1	$Y = A \cdot B$	4
К155ЛЛ1	$Y = A + B$	4
К155ЛА3	$Y = \overline{A \cdot B}$	4
К155ЛЕ1	$Y = \overline{A + B}$	4
К155ЛП5	$Y = A \cdot \overline{B} + \overline{A} \cdot B$	4
К155ЛН1	$Y = \overline{A}$	6

Завдання до лабораторної роботи



Рис. 11.5. Схема для дослідження логічних елементів.

Завдання 1. На лабораторному макеті зібрати схему (рис. 11.5) для дослідження таблиць істинності логічних елементів серії ТТЛ. Напруга живлення досліджуваних ЛЕ 5 В. На 14-й вивід мікросхем подавати плюс "+" напруги живлення, на 7-й вивід - мінус "–" напруги живлення. Змінним резистором R1 виставити напругу 4 В, значення цієї напруги прийняти за логічну 1. Напруги на входах і виході логічного елемента вимірювати цифровим вольтметром.

Входи				*Вихід Y*	
A		*B*			
Напруга, В	*Логічний сигнал*	*Напруга, В*	*Логічний сигнал*	*Напруга, В*	*Логічний сигнал*

Рис. 11.6. Взірець таблиці до звіту про виконану роботу.

Завдання 2. Для кожного з досліджуваних логічних елементів заповнити таблицю, взірець якої наведений на рис. 11.6.

Функції, які реалізують типові логічні елементи інтегральних схем серії ТТЛ, наведені в табл. 11.5.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- умовні графічні позначення логічних елементів, які реалізують основні логічні операції;
- таблиці істинності.

Контрольні запитання

1. Які змінні називають логічними?
2. Які функціональні схеми називають логічними?
3. Напишіть основні логічні операції: словами; булевим виразом.



Рис. 11.7. До запитань 5 - 8.

4. При яких наборах змінних A, B, C логічна функція $Y = A \cdot \overline{B} \cdot C + \overline{A} \cdot \overline{B} \cdot C + A \cdot B \cdot \overline{C}$ приймає значення 1?
5. Які логічні сигнали будуть на виході логічного елемента в моменти часу *a, b, c, d, e, f* (рис. 11.7,*а*)?
6. Які логічні сигнали будуть на виході логічного елемента в моменти часу *a, b, c, d, e, f* (рис. 11.7,*б*)?
7. Які логічні сигнали будуть на виході логічного елемента в моменти часу *a, b, c, d, e, f* (рис. 11.7,*в*)?
8. Яку логічну функцію виконує логічний елемент, умовне графічне зображення якого показане на рис. 11.7,*г*?
9. Як, маючи одну мікросхему К155ЛА3 (чотири двовходових ЛЕ І-НІ), можна реалізувати логічну функцію АБО для двох змінних?
10. Як, маючи одну мікросхему К155ЛА3 (чотири двовходових ЛЕ І-НІ), можна реалізувати логічну функцію І для двох змінних?
11. Як, маючи одну мікросхему К155ЛА3 (чотири двовходових ЛЕ І-НІ), можна реалізувати логічну функцію АБО-НІ для двох змінних?

12. ВИВЧЕННЯ ПАРАМЕТРІВ ЦИФРОВИХ МІКРОСХЕМ

Мета роботи: експериментальне дослідження передавальних характеристик логічних елементів (ЛЕ) мікросхем на біполярних і польових транзисторах та вивчення основних параметрів цифрових мікросхем потенціального типу.

Теоретичні відомості

Базові логічні елементи цифрових інтегральних схем. Логічні елементи служать для реалізації логічних функцій і є найбільш поширеним типом цифрових пристроїв, які використовуються самостійно, а також входять до складу більш складних інтегральних схем, наприклад дешифраторів, мультиплексорів, суматорів, тригерів, лічильників, регістрів.

Інтегральні схеми, як правило, випускаються серіями. До складу кожної серії входять мікросхеми, які виготовлені за однаковою технологією, мають однакові або близькі електричні параметри і характеристики, але виконують різні функції по обробці і перетворенню сигналів.

Розробка кожної серії цифрових інтегральних схем (ЦІС) розпочинається з базового логічного елемента - основи всіх її вузлів. Як правило, базовий логічний елемент реалізує логічні операції І-НІ чи АБО-НІ. На основі таких ЛЕ можна зібрати схеми, здатні реалізовувати які завгодно складні логічні функції. Існує велика кількість базових логічних елементів, які відрізняються схемотехнікою та параметрами. Нині в інтегральній електроніці найбільш широко використовуються серії ЦІС, що реалізовані на основі базових логічних елементів транзисторно-транзисторної логіки (ТТЛ), емітерно-зв'язаної логіки (ЕЗЛ) та логіки на основі МОН- і КМОН-транзисторів.



Рис. 12.1. Базовий логічний елемент транзисторно-транзисторної логіки.

Базовий логічний елемент транзисторно-транзисторної логіки реалізує операцію І-НІ для додатної логіки та операцію АБО-НІ для від'ємної логіки. Електрична схема ЛЕ ТТЛ (рис. 12.1) складається з трьох частин. Перша частина схеми (багатоемітерний транзистор VT1 і резистор R1) реалізує операцію логічного множення (операція І). Друга частина, яка містить транзистор VT2 і резистори R2, R3, виконує функцію підсилення і керує вихідними ключами. Вихідні електронні ключі реалізовані на транзисторах VT3 і VT4.

При подачі на обидва входи ЛЕ високого рівня напруги $U^1_{вх}$ емітерні переходи транзистора VT1 зміщуються у зворотному напрямі, а колекторний -

відкривається (має місце інверсний режим роботи транзистора). Колекторний струм VT1 протікає через база-емітерний перехід транзистора VT2 і переводить його в режим насичення. Це приводить до насичення транзистора VT4 і появи на виході схеми низького рівня напруги $U^0_{вих}$. Одночасно з насиченням VT4 транзистор VT3 закривається.

Якщо хоча б на один із входів ЛЕ подається низький рівень напруги $U^0_{вх}$, то відповідний емітерний перехід відкривається. Струм бази транзистора VT1 протікає в коло відповідного емітера, що викликає пониження потенціалу бази VT1. Потенціал колектора VT1 і струм через нього зменшуються, в результаті цього транзистори VT2 і VT4 закриваються (переходять у режим відтинання), а транзистор VT3 переходить у режим насичення. Це приводить до появи на виході ЛЕ високого рівня напруги $U^1_{вих}$.

Для підвищення завадостійкості ЛЕ емітери транзистора VT1 з'єднані із спільним проводом через діоди VD1, VD2. Ці діоди відкриваються лише при від'ємній напрузі на входах, що має місце при перехідних процесах за рахунок індуктивностей і ємностей провідників.

Базові логічні елементи на однотипних МОН-транзисторах найчастіше використовують польові транзистори з індукованим каналом n-типу, які закриваються при нульовій напрузі між затвором і витоком. Такі ЛЕ мають вищу швидкодію, а за рівнем сигналів сумісні з ЛЕ ТТЛ.

Типові схеми ЛЕ на МОН-транзисторах зображені на рис. 12.2. Схема на рис. 12.2,*а* реалізує логічну операцію АБО-НІ, а схема на рис. 12.2,*б* - логічну операцію І-НІ. В обох схемах транзистори VT1 і VT2 є керуючими, а транзистор VT3 виконує функцію навантажувального резистора.

Якщо хоча б на один із входів схеми рис. 12.2,*а* подається високий рівень напруги $U^1_{вх}$, то відповідний транзистор відкривається і через нього починає протікати струм, а на виході схеми встановлюється низький рівень напруги $U^0_{вих}$.



Рис. 12.2. Приклади логічних елементів на МОН-транзисторах з каналом n-типу: *а* - АБО-НІ; *б* - І-НІ.

Значення цієї напруги буде близьке до нуля, якщо навантажувальний транзистор VT3 виготовлений з каналом, опір якого у відкритому стані набагато більший опору каналу керуючого транзистора.

Якщо на обох входах розглядуваної схеми присутній низький рівень напруги $U^0_{вх}$, транзистори VT1 і VT2 будуть закритими, то на виході встановиться високий рівень напруги $U^1_{вих}$.

Таким чином, схема рис. 12.2,*а* реалізує логічну операцію АБО-НІ.

У схемі, зображеній на рис. 12.2,*б*, низький рівень вихідної напруги $U^0_{вих}$ встановлюється лише при появі на всіх входах високого рівня напруги $U^1_{вх}$. За цієї умови послідовно увімкнені транзистори VT1 і VT2 відкриваються.

При подачі хоча б на один із входів цієї схеми низького рівня напруги $U^0_{вх}$ один із транзисторів VT1 або VT2 буде закритим, струм через них не проходить і на виході буде присутній високий рівень напруги $U^1_{вих}$. Тобто схема рис. 12.2,*б* реалізує логічну операцію І-НІ.

Базові логічні елементи на комплементарних МОН-транзисторах (КМОН) в даний час є найбільш перспективними в цифровій інтегральній електроніці. Логічні елементи на КМОН-транзисторах у статичному режимі споживають дуже малу потужність, що становить 10^{-9} Вт, мають високу завадостійкість і можуть працювати на частотах, вищих 10^8 Гц.



а) *б)* *в)*

Рис. 12.3. Приклади логічних елементів на КМОН-транзисторах:
а - НІ; *б* - І-НІ; *в* - АБО-НІ.

Типові схеми логічних елементів на КМОН-транзисторах зображені на рис. 12.3. Основою цих схем є пара транзисторів з каналами різних типів провідності (рис. 12.3,*а*). Для реалізації логічної операції множення транзистори з каналом n-типу з'єднуються послідовно, а транзистори з каналом р-типу - паралельно. Для реалізації логічної операції додавання - навпаки: транзистори з каналом n-типу з'єднуються паралельно, а транзистори з каналом р-типу - послідовно.

У схемі, зображеній на рис. 12.3,*б*, низький рівень вихідної напруги $U^0_{вих}$ встановлюється лише при появі на обох входах високого рівня напруги $U^1_{вх}$. При цьому всі транзистори з каналом n-типу відкриті, а всі транзистори з каналом р-типу закриті. Якщо хоча б на один із входів цієї схеми подати низький рівень напруги $U^0_{вх}$, наприклад $U^1_{вх} = 0$, транзистор VT1 буде закритим, струм через нього не проходить, а транзистор VT3 буде відкритим, бо напруга між його затвором і витоком

$$U_{ЗВ3} = U^1_{вх} - U_ж = -U_ж,$$

тому на виході буде присутній високий рівень напруги $U^1_{вих}$. Тобто схема рис. 12.3,*б* реалізує логічну операцію І-НІ.

На виході схеми рис. 12.3,*в* встановлюється низький рівень вихідної напруги $U^0_{вих}$. Якщо хоча б на один із входів схеми подається високий рівень напруги $U^1_{вх}$, то відповідний транзистор відкривається і через нього починає протікати струм. Наприклад, коли $U^1_{вх} = +U_ж$, транзистор VT1 буде відкритим і через нього проходить струм, а транзистор VT3 буде закритим, бо напруга між його затвором і витоком

$$U_{ЗВ3} = U^1_{вх} - U_ж = 0.$$

Коли на обох входах схеми рис. 12.3,*в* присутній низький рівень напруги $U^0_{вх}$, транзистори VT1 і VT2 будуть закритими і на виході встановиться високий рівень напруги $U^1_{вих}$. Отже, схема рис. 12.3,*в* реалізує логічну операцію АБО-НІ.

Основні параметри цифрових мікросхем. Параметри, які характеризують властивості логічних елементів, можна поділити на декілька груп.

Функціональні параметри - описують логічні можливості при використанні мікросхем у різних виробах електронної техніки. До них відносяться:

- логічна функція, яку реалізує даний ЛЕ;
- коефіцієнт об'єднання по входу $K_{об}$, що визначає число входів ЛЕ, по яких реалізується задана логічна функція. Типове значення $K_{об}$ становить 2, 3, 4 і 8;
- коефіцієнт розгалуження по виходу $K_{роз}$ - максимально допустиме число входів ЛЕ, які можуть бути одночасно приєднані до одного виходу мікросхеми.

Статичні параметри - описують електричні властивості ЛЕ і вимірюються в статичних умовах, тобто при незмінних в часі вхідних і вихідних логічних сигналах. До основних статичних параметрів відносяться:

- вхідна напруга логічного нуля $U^0_{вх}$;
- вхідна напруга логічної одиниці $U^1_{вх}$;
- вихідна напруга логічного нуля $U^0_{вих}$;
- вихідна напруга логічної одиниці $U^1_{вих}$;
- вхідний струм логічного нуля $I^0_{вх}$;
- вхідний струм логічної одиниці $I^1_{вх}$;
- вихідний струм логічного нуля $I^0_{вих}$;
- вихідний струм логічної одиниці $I^1_{вих}$;
- логічний перепад $\Delta U_л = U^1 - U^0$;
- порогові напруги логічних 1 і 0: $U^1_{пор}$ і $U^0_{пор}$ - вхідні напруги, при яких напруга на виході ЛЕ змінюється із високого рівня до низького, або навпаки;

- напруга джерела живлення $U_ж$;

- струми, які споживає ЛЕ для двох станів виходу: $I^1_{сп}$ і $I^0_{сп}$;

- потужність, яку споживає ЛЕ (або мікросхема) від джерела живлення для двох станів виходу: $P^1_{сп}$ і $P^0_{сп}$;

- середня потужність споживання $P_{ср} = \frac{P^0_{сп} + P^1_{сп}}{2}$ одного логічного елемента або мікросхеми.

Динамічні параметри - описують характер зміни в часі вхідних і вихідних сигналів. До основних динамічних параметрів відносяться (рис. 12.4):

- час переходу виходу ЛЕ із стану логічної одиниці в стан логічного нуля (час увімкнення) $t^{1.0}$;

- час переходу виходу ЛЕ із стану логічного нуля в стан логічної одиниці (час вимикання) $t^{0.1}$;

- час затримки увімкнення $t^{1.0}_{зт}$;

- час затримки вимикання $t^{0.1}_{зт}$;

- час затримки поширення при увімкненні $t^{1.0}_{зт.п}$;

- час затримки поширення при вимиканні $t^{0.1}_{зт.п}$;

- середній час затримки поширення $\tau_{зт} = \frac{t^{1.0}_{зт.п} + t^{0.1}_{зт.п}}{2}$.



Рис. 12.4. Залежність вхідної і вихідної напруги логічного елемента від часу. Спосіб відрахунку моментів часу для визначення динамічних параметрів.

Статичні характеристики. До основних статичних характеристик логічних елементів відносяться: *вхідна, передавальна* і *вихідна*. На рис. 12.5 зображена узагальнена схема для дослідження статичних характеристик.



Рис. 12.5. Схема для дослідження статичних характеристик цифрових інтегральних схем.

Вхідною характеристикою називають залежність вхідного струму $I_{вх}$ від вхідної напруги $U_{вх}$, тобто $I_{вх} = f(U_{вх})$. Характеристика знімається для одного із входів ЛЕ або цифрової інтегральної схеми, а на інші входи подають напругу U^1, яка відповідає логічній одиниці (або напругу U^0, яка відповідає логічному нулю). З цієї характеристики визначають вхідні

струми логічного нуля $I^0_{вх}$ та логічної одиниці $I^1_{вх}$ при рівнях вхідної напруги $U^0_{вх}$ і $U^1_{вх}$ відповідно.

Передавальна характеристика ЛЕ - залежність вихідної напруги $U_{вих}$ від вхідної напруги $U_{вх}$, тобто $U_{вих} = f(U_{вх})$. Характеристика знімається також для одного із входів, а на інші входи подається напруга U^1 (або U^0, залежно від логічної функції, яку виконує логічний елемент).

Вихідною характеристикою називають залежність вихідного струму $I_{вих}$ від вихідної напруги $U_{вих}$. Розрізняють дві залежності: $I_{вих} = f(U^1_{вих})$, коли на виході ЛЕ встановлений рівень напруги $U^1_{вих}$, який відповідає логічній одиниці, та $I_{вих} = f(U^0_{вих})$, яка знімається, коли на виході встановлений рівень напруги, який відповідає логічному нулю. Для одержання змінної вихідної напруги $U_{вих}$ використовується зовнішнє джерело напруги (наприклад, потенціометр R2, який підключений до джерела живлення мікросхеми, як показано на рис. 12.5). З цієї характеристики визначають вихідний струм логічної одиниці $I^1_{вих}$ та вихідний струм логічного нуля $I^0_{вих}$ при рівнях вихідної напруги $U^1_{вих}$ та $U^0_{вих}$ відповідно.

Передавальна характеристика логічного елемента $U_{вих} = f(U_{вх})$ визначає його формуючі властивості та завадостійкість. Типова передавальна характеристика інвертуючого логічного елемента зображена на рис. 12.6. Вона має три ділянки: ділянку, на якій $U_{вих} = U^1 = const$; ділянку, на якій $U_{вих} = U^0 = const$; та перехідну ділянку, на якій вихідна напруга змінюється при зміні вхідної напруги. Значення вхідної напруги $U_{вх}$, що відповідають межам ділянок, називають порогами перемикання $V^1_п$ і $V^0_п$, область між порогами - зоною невизначеності.



Рис. 12.6. Передавальна характеристика інвертуючого логічного елемента.

Параметри завадостійкості ЛЕ визначаються шляхом побудови на його передавальній характеристиці прямої $U_{вих} = U_{вх}$, яка перетинає передавальну характеристику або її продовження в точках A, K, B (рис. 12.6). Для визначення порогових точок $V^0_п$ і $V^1_п$ необхідно провести дотичні до передавальної характеристики (рис. 12.6, точки C і D), які паралельні прямій $U_{вих} = -U_{вх}$.

Максимально допустима величина завади, що не викликає хибного перемикання в цифровій схемі, називається завадостійкістю і визначається співвідношеннями:

$$U^+_п = V^0_п - U^0; \qquad U^-_п = U^1 - V^1_п.$$

До параметрів завадостійкості відносять також логічний перепад $\Delta U_л = U^1 - U^0$ і ширину зони невизначеності $\Delta V_п = V_п^1 - V_п^0$. Для підвищення завадостійкості потрібно збільшувати $\Delta U_л$ і зменшувати $\Delta V_п$. Тому в цифрових схемах забезпечують $\Delta U_л >> \Delta V_п$, а наближено можна вважати $V_п^0 \approx V_п^1 \approx V_{пор}$.

Завдання до лабораторної роботи

Завдання 1. Вимірювання передавальних характеристик логічних елементів серії ТТЛ та КМОН.

На лабораторному макеті зібрати схему для досліджень, яка зображена на рис. 12.7. Напруга живлення досліджуваних ЛЕ рівна 5 В. На 14-й вивід мікросхем подавати "+" напруги живлення, на 7-й вивід - мінус напруги живлення. Змінними резисторами "10 к" і "1 к" встановлювати вхідну напругу $U_{вх}$ в межах від 0 до + $U_ж$. Напруги на вході і виході логічного елемента вимірювати цифровим вольтметром.



Рис. 12.7. Схема для вимірювання параметрів логічних елементів.

Завдання 2. Виміряти вхідний струм логічного нуля $I_{вх}^0$. Для цього: встановити $U_{вх} = 0$ В; провідник 3 (рис. 12.7) від'єднати від входу ЛЕ і послідовно з ним включити міліамперметр.

Завдання 3. Виміряти вхідний струм логічної одиниці $I_{вх}^1$. Для цього встановити $U_{вх} = 4$ В.

Завдання 4. Побудувати графіки передавальних характеристик ЛЕ і з них визначити параметри ЛЕ: U^0, U^1, $U_{пор}^1$, $U_{пор}^0$ та $\Delta U_л$.

Завдання 5. Результати вимірювань та обчислень занести в табл. 12.1.

Таблиця 12.1. Статичні параметри цифрових мікросхем

Серія	U^1, В	U^0, В	$I_{вх}^0$, мА	$I_{вх}^1$, мкА	$\Delta U_л$, В	$U_{пор}^0$, В	$U_{пор}^1$, В
ТТЛ							
КМОН							

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- схеми та опис роботи базових логічних елементів серії ТТЛ і на КМОН-транзисторах;
- передавальні характеристики досліджених ЛЕ;
- заповнену табл. 12.1.

Контрольні запитання

1. Які функціональні схеми називають логічними?
2. Які змінні називають логічними?
3. Назвіть основні логічні операції.
4. Яку логічну операцію виконує багатоемітерний транзистор в схемі базового логічного елемента серії ТТЛ?
5. Назвіть основні статичні параметри логічних елементів.
6. Якими параметрами характеризується завадостійкість ЛЕ?
7. Які вхідні напруги називають пороговими?
8. Що називають процесом перемикання логічного елемента?
9. Як із передавальної характеристики ЛЕ визначити: порогову напругу $V_{пор}$; ширину зони невизначеності $\Delta V_{н}$?
10. Вихідна напруга 3,6 В логічного елемента серії ТТЛ відповідає логічному 0 чи логічній 1?
11. Назвіть типові параметри інтегральних мікросхем КМОН: а) напруга живлення; б) логічний перепад; в) час затримки поширення.
12. На вході X логічного елемента КМОН (рис. 12.3,*а*) напруга 3 В. Яка напруга буде на його виході?
13. В якому стані знаходяться транзистори VT1 і VT2 в схемі логічного елемента КМОН (рис. 12.3.*а*), якщо: а) $U_{вх} = 0$ В; б) $U_{вх} = +U_{ж}$?
14. Яку логічну функцію виконують схеми рис. 12.3, якщо логічній 1 відповідає напруга 0 В, а логічному 0 - напруга $U_{ж}$?
15. В якому стані знаходяться транзистори VT1, VT2, VT3 і VT4 в схемах рис. 12.3,*б* та 12.3,*в*, якщо: а) $U^1_{вх} = U^2_{вх} = 0$ В; б) $U^1_{вх} = U^2_{вх} = U_{ж}$?

13. ДОСЛІДЖЕННЯ БАЗОВОГО ЛОГІЧНОГО ЕЛЕМЕНТА МІКРОСХЕМ ТРАНЗИСТОРНО-ТРАНЗИСТОРНОЇ ЛОГІКИ

Мета роботи: вивчення принципу роботи, дослідження статичних характеристик та визначення основних параметрів базового логічного елемента мікросхем транзисторно-транзисторної логіки (ТТЛ).

Теоретичні відомості

Принцип роботи логічного елемента транзисторно-транзисторної логіки. Основні серії мікросхем транзисторно-транзисторної логіки складають такий перелік номерів: К133, К155 - стандартні серії (функціональний аналог 54, 74); К555 - серія з діодами Шотткі з малим споживанням енергії (функціональний аналог 54LS, 74LS); К531 - серія з високою швидкодією (функціональний аналог 54S, 74S); К1531 та К1533 - серії з діодами Шотткі високої швидкодії з малим споживанням енергії (функціональний аналог 54F, 74F та 54ALS, 74ALS).

На рис. 13.1 наведена схема базового логічного елемента серії 155. Пунктиром показані зовнішні елементи ТТЛ, підключені до виходу основного ЛЕ. Базовий ЛЕ серії ТТЛ реалізує операцію І-НІ - логічне множення із запереченням. Він являє собою двійковий логічний елемент, на виході якого має місце завжди одиниця, крім випадку, коли на всіх входах одночасно присутня одиниця. Кількість входів у реальних схем логічних елементів $K_{об} \le 8$. Збільшення кількості входів розширяє логічні можливості ЛЕ, але погіршує його динамічні параметри.



Рис. 13.1. Принципова електрична схема базового логічного елемента транзисторно-транзисторної логіки серії 155.

Схема складається з двох частин. Перша частина - вхідна, що реалізує функцію логічного множення, складається з резистора R1 та багатоемітерного транзистора (БЕТ) VT1. Основна структурна відмінність БЕТ від звичайних транзисторів полягає в тому, що він має декілька емітерів, розташованих таким чином, що пряма взаємодія між ними через ділянку пасивної бази практично виключається. Друга частина схеми - вихідна - реалізує функцію НІ. Транзистор VT2 і резистори R2, R3 використовуються для протифазного перемикання вихідних транзисторів VT3, VT4, які працюють в ключовому режимі. Резистор R4 захищає транзистор VT3 та діод VD3 від перевантаження при замиканні виходу елемента на спільний провідник. Крім того, резистор R4 обмежує струм в колі колектора VT3 при перемиканні транзистора VT4. Останній розрахований на великі струми і має малий час відновлення. Рівень напруги низького рівня $U^0_{вих}$ на виході ЛЕ в залежності від струму навантаження змінюється від 0,05 до 0,45 В.

Здатність логічних елементів ТТЛ працювати на навантаження з великою вхідною ємністю (на рис. 13.1 ємність навантаження моделюється конденсатором $C_н$) та забезпечувати малі часи перемикання пояснюється тим, що процеси заряджання і розряджання відбуваються через вихідні кола з малим опором. Пояснимо сказане. При включенні ЛЕ, тобто коли напруга на виході схеми змінюється від високого рівня U^1 до низького U^0, транзистор VT3 закривається, а VT4 відкривається, і струм колектора VT4 забезпечує при цьому швидке розряджання $C_н$. При виключенні логічного елемента, тобто коли напруга на виході змінюється від U^0 до U^1, транзистор VT4 закривається, а VT3 відкривається. Струм емітера VT3 забезпечує при цьому швидке заряджання $C_н$. Типові значення часу переходу виходу ЛЕ із стану логічної одиниці в стан логічного нуля (час увімкнення) $t^{1,0}$ та часу переходу виходу ЛЕ із стану логічного нуля в стан логічної одиниці (час вимикання) $t^{0,1}$ становлять 8 - 10 нс.

Якщо один або обидва входи X1, X2 з'єднані із спільним провідником безпосередньо або через вхідний транзистор наступного каскаду, відповідний емітерний перехід транзистора VT1 буде зміщений в прямому напрямку. Напруга на базі VT1 встановиться на рівні 0.7 В (середнє значення напруги на прямо зміщеному кремнієвому p-n-переході). Значення цієї напруги недостатнє для відкривання трьох p-n-переходів: колекторного транзистора VT1 та двох база-емітерних переходів транзисторів VT2 та VT4. Коли VT2 закритий, то на його колекторі встановлюється висока напруга. Струм, що протікає через резистор R2, забезпечує відкривання транзистора VT3 і діода VD3. Якщо при цьому навантаження споживає малий струм, тобто струм через VT3 і VD3 малий, то значення вихідної напруги буде рівне:

$$U^1_{вих} = 5\ В - (2 \times 0,7\ В) = 3,6\ В.$$

Якщо вважати, що кремнієвий p-n-перехід при прямій напрузі до 0,5 В залишається ще закритим (через нього протікає дуже малий струм), то максимальна напруга, яка може бути на базі VT1, коли на виході ЛЕ підтримується

високий рівень, дорівнює 3 х 0,5 В = 1,5 В. Тому для забезпечення високої вихідної напруги вхідна напруга не повинна перевищувати:

$$U^0_{вх} \le 1{,}5\ В - 0{,}7\ В = 0{,}8\ В.$$

Типове значення $U^0_{вх} = 0{,}3$ В.

Вхідний струм низького рівня $I^0_{вх}$ протікає від джерела живлення через резистор R1, база-емітерний перехід транзистора VT1 і через вхід, на якому встановлений низький рівень напруги $U^0_{вх}$. Значення вхідного струму можна оцінити за формулою:

$$I^0_{вх} = \frac{U_ж - U_{БЕ} + U^0_{вх}}{R1} = \frac{5\ В - 0{,}7\ В}{4 \cdot 10^3\ Ом} \approx 1 мА.$$

З урахуванням можливого відхилення значення опору резистора R1 в технічній документації для 155-ї серії вказується максимальний струм $I^0_{вх} = -1{,}6$ мА (струм, який витікає з мікросхеми, вважають від'ємним, а який втікає - додатним).

Коли на всіх входах ЛЕ діє напруга високого рівня, транзистор VT1 працює в інверсному режимі. Його база-емітерний перехід зміщений у зворотному напрямку, а колекторний - у прямому. Транзистори VT2. VT4 відкриті і працюють в режимі насичення. Якщо припустити, що падіння напруги на прямо зміщених переходах 0,8 В, то напруга на базі VT1 буде становити $U_{БЕ1} \ge 3$ х 0,8 В = 2,4 В. Падіння напруги на резисторі R1 буде:

$$U_{R1} = U_ж - U_{БЕ1} = 5\ В - 2{,}4\ В = 2{,}6\ В.$$

а струм, який протікає через цей резистор: $I_{R1} = 2{,}6\ В / 4 \cdot 10^3$ Ом = 0,65 мА. Коли VT4 відкритий і знаходиться в режимі насичення, напруга між його базою і емітером $U_{БЕ4} = 0{,}8$ В, і якщо прийняти, що для насиченого транзистора VT2 $U_{КЕ2} = 0{,}2$ В, то напруга на колекторі VT2 становить 1 В (відносно спільної шини). З цих міркувань стає зрозумілою роль діода VD3, тому що без нього напруга між базою і емітером транзистора VT3 була б рівною $U_{БЕ3} = 1\ В - 0{,}2\ В = 0{,}8$ В і цей транзистор був би відкритий. Оскільки для відкривання як база-емітерного переходу VT3, так і діода VD3 потрібно 0,8 В, обидва вказаних переходи будуть надійно закритими.

Струм, який протікає через резистор R2:

$$I_{R2} = (5\ В - 1\ В) / 1{,}6 \cdot 10^3\ Ом \approx 2{,}5\ мА.$$

Щоб забезпечити насичення транзистора VT2, оскільки I_{R2} є його колекторним струмом, коефіцієнт передачі струму бази для VT2 повинен бути:

$$h_{21E} = \frac{I_К}{I_Б} \ge \frac{2{,}5\ В}{0{,}65\ мА} = 4.$$

Колекторний струм транзистора VT4 при $U^0_{вих}$ складається із вхідних струмів підключених до нього різних логічних елементів. Типовий коефіцієнт

розгалуження по виходу $K_{роз} = 10$, максимальний струм одного входу 1,6 мА, тобто транзистор VT4 повинен забезпечувати струм $I^0_{вих} = 16$ мА.

Мінімальну вхідну напругу високого рівня можна знайти виходячи з того, що напруга на базі VT1 складається із спадів напруги на трьох p-n-переходах: база-емітерний перехід транзисторів VT2, VT4 і база-колекторний транзистора VT1; вона дорівнює приблизно 2,4 В. Емітерний перехід транзистора VT1 повинен бути закритий, отже пряма напруга, прикладена до нього, не повинна бути більшою ніж 0,5 В. Таким чином, $U^1_{вх} \geq 2{,}4$ В – 0,5 В = 1,9 В.

У момент зміни вхідного сигналу з високого рівня на низький транзистори VT2 і VT4 закриваються, а транзистор VT3 і діод VD3 відкриваються. Проте VT3 і VD3 починають проводити струм трохи раніше того моменту, при якому VT4 буде повністю закритий. Це явище приводить до того, що струм від джерела живлення протікає через транзистор VT3, діод VD3, транзистор VT4 до спільного провідника, і проявляється в короткочасних, але помітних імпульсах струму в колі живлення. Резистор R4 обмежує максимальне значення струму на рівні 25 - 30 мА.

Вхідні діоди VD1 і VD2 на схемі рис. 13.1 в роботі логічного елемента виконують захисну функцію. Якщо на вході мікросхеми з'являється від'ємна напруга відносно спільної шини, то відповідний діод відкривається і утримує цю напругу на рівні –0,7 В, безпечному для вхідного транзистора. Струм через ці діоди не повинен перевищувати 10 мА.

Статичні характеристики логічного елемента ТТЛ. Розглянемо *передавальну характеристику* логічного елемента І-НІ, схема якого наведена на рис. 13.1. При $U_{вх} = 0$ (один із входів X1 або X2 з'єднаний із спільним провідником) вихідний транзистор VT4 закритий. Напруга на його колекторі $U^1_{вих} = 3{,}6$ В.

При збільшенні $U_{вх}$ до значення порогової напруги $V^0_п = 0{,}8$ В (точка 1 на передавальній характеристиці, рис. 13.2,*а*) транзистор VT2 починає працювати в активному режимі, але транзистор VT4 ще закритий. При подальшому збільшенні $U_{вх}$ до значення $V^1_п = 1{,}25$ В транзистор VT2 переходить у режим насичення, а транзистор VT4 починає працювати в активному режимі (точка 2, рис. 13.2,*а*).

Подальше збільшення $U_{вх}$ приводить до збільшення потенціалу на базі транзистора VT1 до 1,2 В. Цього досить, щоб відкрити переходи база-колектор транзистора VT1 і база-емітерні переходи транзисторів VT2, VT4. Збільшення струму через VT2 приводить до зменшення напруги на його колекторі і відкривання транзистора VT4. Відкритий перехід база-емітер транзистора VT4 шунтує резистор R3, що різко збільшує коефіцієнт передачі струму бази h_{21E} транзистора VT2 і викликає подальше зменшення напруги на колекторі VT2 (ділянка 2-3 передавальної характеристики).

На ділянці 2-3 передавальної характеристики обидва вихідні транзистори VT3 і VT4 працюють в активному режимі і напруга на виході буде зменшуватися з такою ж швидкістю, з якою зростає вхідна напруга.

При подальшому збільшенні $U_{вх}$ транзистори VT2 і VT4 переходять в режим насичення, а транзистор VT3 - в режим відтинання струму. На виході встановлюється низький рівень напруги $U^0_{вих}$ (ділянка 3-4, рис. 13.2,*а*).

Вхідна характеристика (рис. 13.2,*б*). При $U_{вх} = 0$ струм протікає по колу, яке складається із резистора R1 і база-емітерного переходу транзистора VT1. Величина вхідного струму $I^0_{вх}$ визначається опором резистора R1. Із зростанням вхідної напруги струм лінійно зменшується (за абсолютною величиною), доки не буде досягнуто порогу перемикання логічного елемента (точка 2 на рис. 13.2,*а*). Починаючи з точки 3 транзистор VT1 працює в інверсному режимі і струм, що протікає через резистор R1, протікає через база-колекторний перехід транзистора VT1, завдяки чому вхідний струм швидко спадає до нуля.



Рис. 13.2. Передавальна (*а*) та вхідна (*б*) характеристики базового логічного елемента ТТЛ серії 155.

Із збільшенням вхідної напруги вхідний струм змінює знак. Оскільки в інверсному режимі коефіцієнт передачі струму емітера α_i багатоемітерного транзистора малий, то емітерний струм $I_E = \alpha_i \cdot I_B$ також малий і становить при $U_{вх} = 2{,}4$ В приблизно 10 - 20 мкА. З підвищенням вхідної напруги цей струм росте і може досягти при $U_{вх} = 4$ В гранично допустимого значення 40 мкА.

Вихідні характеристики (рис. 13.3). Ці характеристики визначають навантажувальну здатність мікросхеми. При вихідній напрузі високого рівня і малих струмах навантаження вихідний транзистор VT3 працює в активному режимі і вихідна напруга залежить від положення робочої точки, чим і пояснюється нелінійна ділянка на початку характеристики (рис. 13.3,*а*). Далі, при збільшенні струму навантаження, вихідна напруга зменшується майже лінійно за рахунок падіння напруги на резисторі R4 (рис. 13.1).

Вихідна напруга низького рівня (рис. 13.3,*б*) визначається напругою колектор-емітер вихідного транзистора VT4, який працює в режимі насичення. При малих вихідних струмах напруга насичення не перевищує 0,1 В. Із збільшенням вихідного струму зростає спад напруги на колекторній області вихідного транзистора. Максимальний струм навантаження обмежений допустимою



а) *б)*

Рис. 13.3. Вихідні характеристики базового логічного елемента ТТЛ серії 155: *а* - для високого рівня напруги на виході ЛЕ; *б* - для низького рівня напруги на виході ЛЕ.

вихідною напругою ($U^0_{вих} \leq 0{,}4$ В). Для логічного елемента з нормальною навантажувальною здатністю ($K_{роз} = 10$) $I^0_{вих\ max} = 16$ мА.

Перспективні серії ТТЛ. За останні десять років розроблені і широко використовуються декілька нових серій мікросхем ТТЛ з діодами Шотткі. Це серії К1530, КР1533 та КР1531 (аналог SN54AS, SN74ALS фірми Texas Instruments та 74F фірми Fairchild). Ці серії мікросхем виготовляються по удосконаленій епітаксіально-планарній технології з оксидною ізоляцією між транзисторами. Зменшення розмірів транзисторів і оксидна ізоляція дозволили підвищити граничну частоту транзисторів і, як наслідок, зменшити час затримки поширення логічних елементів. Наприклад, мікросхеми серії SN54AS мають час за-



Рис. 13.4. Принципова електрична схема інвертора удосконаленої малопотужної серії з діодами Шотткі типу ALS.

тримки поширення 1,5 нс на логічний елемент, мікросхеми серії SN74ALS - 4 нс на логічний елемент. Мікросхеми серії ALS мають найменшу потужність споживання (1 мВт на логічний елемент), можуть працювати на частотах до 70 МГц і повністю узгоджуються з усіма серіями ТТЛ. Вхідний струм низького рівня цих мікросхем не перевищує 0,1 мА.

На рис. 13.4 наведена схема інвертора серії 74ALS. Для зменшення вхідного струму низького рівня в цій схемі на вході використовується додатковий підсилювач струму (транзистор VT1). Використання в схемі транзистора VT2 дозволяє підвищити порогову напругу $V_{п}^{0}$ до 1.5 В (точка 1 на передавальній характеристиці. рис. 13.2,*а*). Усі транзистори. які переходять у режим насичення, виготовлені з обмежувальними діодами Шотткі. що значно зменшує час виключення цих транзисторів. Схема Дарлінгтона (транзистори VT6, VT7) у вихідній частині інвертора забезпечує низький вихідний опір. Якщо зовнішні кола, які навантажують інвертор. споживають малий струм, то транзистори VT6, VT7 працюють в активному режимі і вихідний опір при високому рівні вихідної напруги приблизно рівний 10 Ом.

Завдання до лабораторної роботи

Завдання 1. Дослідити передавальну характеристику інвертуючого ЛЕ (мікросхема К155ЛН1).

Порядок виконання завдання:

- на лабораторному стенді зібрати схему для досліджень. яка зображена на рис. 12.7. Змінними резисторами з позначеннями "10к" та "1к" встановлювати вхідну напругу $U_{вх}$ в межах від 0 до $+U_{ж}$;
- вставити в панельку мікросхему К155ЛН1;
- на один із входів ЛЕ подати напругу, яка знімається з потенціометра з позначенням "10к". Як навантаження досліджуваного ЛЕ використовувати вхід іншого інвертора цієї ж мікросхеми;
- напругу на вході і виході ЛЕ вимірювати з допомогою вольтметра:
- передавальну характеристику зняти для двох режимів: збільшення $U_{вх}$ від 0 до 5 В і зменшення $U_{вх}$ від 5 В до нуля.



Рис. 13.5. Схема для дослідження вихідних характеристик логічних елементів.

Завдання 2. Дослідити вхідну характеристику $I_{вх} = f(U_{вх})$ інвертуючого ЛЕ. Зібрати схему, яка зображена на рис. 12.7. Провідник 3 від'єднати від входу ЛЕ і послідовно з ним включити міліамперметр. Як навантаження ЛЕ використати вхід іншого інвертора цієї ж мікросхеми.

Завдання 3. Дослідити вихідні характеристики $U^1_{вих} = f(I^1_{вих})$, $U^0_{вих} = f(I^0_{вих})$ інвертуючого ЛЕ, зібравши схему відповідно до рис. 13.5. При дослідженні вихідної характеристики $U^1_{вих} = f(I^1_{вих})$ вихідна напруга високого рівня встановлюється шляхом з'єднання входу досліджуваного ЛЕ зі спільним проводом. Вихідна напруга низького рівня (для дослідження характеристики $U^0_{вих} = f(I^0_{вих})$ встановлюється, якщо вхід ЛЕ залишити не підключеним.

Завдання 4. Із статичних характеристик ЛЕ визначити основні статичні параметри ЛЕ: U^1, U^0, $I^0_{вх}$, $I^1_{вх}$, $I^0_{вих}$, $I^1_{вих}$, $V_{пор}$, $\Delta U_д$, $\Delta V_п$, $U^-_п$, $U^+_п$.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи;
- принципову електричну схему досліджуваного ЛЕ і короткий опис її роботи;
- результати експериментальних досліджень, зведені в таблиці і наведені у вигляді графіків;
- формули для розрахунку параметрів завадостійкості;
- основні статичні параметри досліджуваних ЛЕ, зведені в таблицю;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Яку логічну операцію виконує багатоемітерний транзистор у схемі базового логічного елемента серії ТТЛ?
2. Покажіть напрямки струмів $I^0_{вх}$ та $I^1_{вх}$.
3. Як вирахувати значення $I^0_{вх}$?
4. Яка напруга буде на виході логічного елемента І-НІ серії ТТЛ, якщо його входи нікуди не приєднані?
5. Яке призначення транзистора VT2 на схемі базового логічного елемента ТТЛ (рис. 13.1)?
6. Яке призначення діода VD3 (рис. 13.1)?
7. З яких міркувань (швидкодія, споживана потужність, рівні вихідної напруги, вихідний струм) вибирається величина опору резистора R4 (рис. 13.1)?
8. Назвіть, за яких умов вхідний транзистор VT1 (рис. 13.1) працює: в активному режимі; в інверсному режимі.

9. Користуючись рис. 13.2,*а*, назвіть інтервали вхідних рівнів напруги ЛЕ ТТЛ для $U^0_{вх}$ та $U^1_{вх}$.
10. Як із передавальної характеристики ЛЕ ТТЛ (рис. 13.2,*а*) визначити: порогову напругу $V_{пор}$; ширину зони невизначеності $\Delta V_н$?
11. Як із вхідної характеристики (рис. 13.2,*б*) визначити параметри $I^0_{вх}$ та $I^1_{вх}$?
12. Як із вихідних характеристик (рис. 13.3) визначити інтервали вихідних рівнів напруг ЛЕ ТТЛ $U^0_{вих}$ та $U^1_{вих}$?
13. Вихідна напруга 3.6 В відповідає логічному 0 чи логічній 1?
14. Який максимальний струм може протікати між колектором і емітером транзистора VT4 (рис. 13.1)?
15. Потужність, яку споживає ЛЕ ТТЛ, залежить від рівня вхідної напруги. Чому?



Рис. 13.6. До запитань 16 - 19.

16. Чи можна так з'єднувати виходи логічних елементів (рис. 13.6,*а*)?
17. Чи можна так з'єднувати входи і виходи логічних елементів (рис. 13.6,*б*)?
18. Чи можна так з'єднувати входи і виходи логічних елементів (рис. 13.6,*в*)?
19. Яке значення напруги встановиться на виході ЛЕ ТТЛ (рис. 13.6,*г*)?

14. ДОСЛІДЖЕННЯ БАЗОВОГО ЛОГІЧНОГО ЕЛЕМЕНТА ЦИФРОВИХ МІКРОСХЕМ СЕРІЇ ЕМІТЕРНО-ЗВ'ЯЗАНОЇ ЛОГІКИ

Мета роботи: вивчення принципу роботи, дослідження основних статичних характеристик і визначення основних статичних параметрів базових логічних елементів емітерно-зв'язаної логіки (ЕЗЛ).

Теоретичні відомості

Базовий логічний елемент ЕЗЛ. Цифрові мікросхеми ЕЗЛ мають більшу швидкодію порівняно з мікросхемами ТТЛ. Мікросхеми на основі ЕЗЛ мають ряд властивостей, які вигідно відрізняють їх від мікросхем інших серій, а саме:

- велика навантажувальна здатність;
- незалежність струму споживання від частоти перемикання;
- мала енергія перемикання;
- висока відносна завадостійкість;
- висока стабільність динамічних параметрів при зміні робочої температури і напруги живлення;
- здатність ІС працювати на низькоомній узгодженій лінії зв'язку і навантаження.

Типові параметри ІС ЕЗЛ:

- час затримки поширення на один логічний елемент 0,5 - 2,0 нс;
- потужність споживання, віднесена до одного ЛЕ, 8 - 25 мВт;
- рівень інтеграції від 1 до 80 ЛЕ на кристалі;
- логічний перепад 0,8 В;
- напруга живлення –5,2 В.

Із розроблених цифрових мікросхем ЕЗЛ найбільше використання знайшли серії К500 та К1500 (повний функціональний аналог мікросхем серій МС10000 та МС100000 фірми Motorola).

Логіка роботи. На рис. 14.1 наведена принципова електрична схема базового логічного елемента ЕЗЛ та його умовне графічне позначення на функціональних схемах, де X1, X2 - входи (мінімальне число входів дорівнює двом, максимальне - восьми), Q - прямий вихід, $\overline{Q}$ - інверсний вихід. Логічний елемент реалізує для додатної логіки функцію АБО по виходу Q і функцію АБО-НІ по виходу $\overline{Q}$:

$$Q = X1 + X2; \qquad \overline{Q} = \overline{X1 + X2}.$$

Для додатної логіки логічній 1 відповідають напруги U^1 від –0,7 до –0,95 В і логічному 0 відповідають напруги U^0 від –1,45 до –1,9 В.

Аналіз статичного режиму роботи. Схема логічного елемента ЕЗЛ (рис. 14.1,*а*) складається з трьох частин.

Перша частина є диференціальним каскадом (перемикач струмів), одне плече цього каскаду реалізоване на транзисторах VT1, VT2, а друге - на транзис-



Рис. 14.1. Базовий логічний елемент мікросхем емітерно-зв'язаної логіки серії К500:
а - принципова схема: *б* - умовне графічне позначення.

торі VT3. Усі названі транзистори працюють в активній області і не входять у стан насичення. Для живлення диференціального каскаду незмінним струмом I_0 використовується джерело струму, яке утворене послідовним з'єднанням джерела напруги $U_ж$ з резистором R5.

Другою частиною електричної схеми логічного елемента ЕЗЛ є джерело опорної напруги на транзисторі VT4 та діодах VD1, VD2. Значення опорної напруги вибирається рівним середньому значенню логічних рівнів:

$$U_{оп} = (U^0 + U^1)/2 .$$

До третьої частини схеми належать вихідні емітерні повторювачі на транзисторах VT5, VT6.

Розглянемо роботу елемента ЕЗЛ для випадку додатної логіки. Виберемо середні значення напруг, що відповідають станам 0 і 1, тобто $U_c^0 = -1{,}62$ В; $U_c^1 = -0{,}82$ В. Напруга $U_{оп}$ - середнє значення між рівнями 0 і 1, тобто

$$U_{оп} = (U_c^0 + U_c^1)/2 = -1{,}25 \text{ В}.$$

При подачі на входи X1 і X2 низького рівня напруги $U_{вх}^0$ струми через транзистори VT1, VT2 зменшуються, а струм через транзистор VT3 збільшується. Більша частина струму I_0 проходить через праве плече диференціального каскаду. У цьому випадку емітери транзисторів VT1, VT2 (точка 1, рис. 14.1.*а*) знаходяться під напругою

$$U_E = U_{оп} + U_{БЕ3} = -1{,}25 + (-0{,}7) = -1{,}95 \text{ В}.$$

Тут, як і раніше, приймаємо напругу на прямо зміщеному переході база-емітер VT3 $U_{БЕ3} = 0{,}7$ В. Різниця напруг

$$U_{вх}^0 - U_E = -1.62 + 1.95 = 0{,}33 \text{ В},$$

і цієї напруги недостатньо для повного відкривання транзисторів VT1, VT2.

Струм I_{R5}, що протікає через резистор R5, визначається напругою U_E і опором цього резистора. Протікаючи через відкритий транзистор VT3, цей струм обумовлює падіння напруги на резисторі R2. Співвідношення опорів резисторів R2 та R5 вибрано таким чином, щоб з урахуванням базового струму транзистора VT5 в колекторному вузлі 2 (рис. 14.1,*а*) сформувалася напруга –0,9 В.

Транзистори VT5, VT6 вихідних емітерних повторювачів працюють постійно в активному режимі (спад напруг на емітерних переходах $U_{ЕБ}$ = 0,7 В), тому на прямому виході формується напруга $U^0_{вих}$ = –0,9 – 0,7 = –1,6 В, що відповідає рівню логічного 0.

Оскільки транзистори VT1, VT2 майже закриті, то через резистор R1 проходить лише базовий струм транзистора VT6. Опір резистора R1 вибрано таким чином, щоб напруга на ньому, обумовлена проходженням базового струму VT6, становила –0,1 В (точка 3, рис. 14.1.*а*). З урахуванням падіння напруги на емітерному переході VT6 напруга на інверсному виході становить –0,8 В, що відповідає рівню логічної 1.

Якщо хоча б на один із входів логічного елемента ЕЗЛ, наприклад на вхід X1, подається високий рівень напруги $U^1_{вх}$, відповідний транзистор лівого плеча диференціального каскаду (транзистор VT1) частково відкривається, а транзистор VT3 - частково закривається. В цьому режимі більша частина струму I_0 проходить через ліве плече диференціального каскаду, а менша - через праве і весь струм проходить по колу: резистор R1, транзистор VT1, резистор R5. В емітерному вузлі 1 (рис. 14.1.*а*) встановлюється напруга

$$U_E = U^1_{вх} - U_{БЕ} = -0{,}82 - 0{,}7 = -1{,}52 \text{ В}.$$

Напруги між базою і емітером транзистора VT3 недостатньо для його повного відкривання. В колекторному вузлі 2 встановиться напруга –0,1 В, а в колекторному вузлі 3 - напруга –0,9 В. На прямому виході логічного елемента формується напруга логічної 1 $U^1_{вих}$ = –0,8 В.

Для нормального функціонування ЕЗЛ елемента вихідні емітерні повторювачі повинні мати навантажувальні резистори, які можна підключити до окремого джерела живлення або до основного джерела живлення з напругою –5,2 В.

В інтегральних схемах ЕЗЛ колекторні кола заземляють, а напруга живлення від'ємної полярності підключається в емітерні кола. В ряді серій ІС ЕЗЛ є окремі шини "Земля" і окремі шини живлення для диференціального каскаду і емітерних повторювачів. Таке вмикання підвищує завадостійкість ІС ЕЗЛ.

Основні статичні характеристики. До основних статичних характеристик відносять *вхідну, передавальну* та *вихідну*. Використовуючи їх, можна визначити основні статичні параметри ЛЕ ЕЗЛ.

Вхідна характеристика $I_{вх} = f(U_{вх})$, де $I_{вх}$ і $U_{вх}$ - відповідно струм і напруга на вході схеми. Для дослідження вхідної характеристики використовують схему, наведену на рис. 14.2. Характеристику знімають для одного із входів. Навантаженням логічного елемента будуть входи аналогічного ЛЕ



Рис. 14.2. Схема для дослідження статичних характеристик мікросхем емітерно-зв'язаної логіки.

(або резистори з опором від 300 Ом до 30 кОм). Змінюючи напругу на вході X1 від $U_{вх} \le U^0$ до $U_{вх} \ge U^1$ і вимірюючи струм в колі входу X1, одержимо вхідну характеристику (рис. 14.3,*а*).

На вхідній характеристиці можна виділити чотири ділянки, що відповідають чотирьом режимам роботи вхідного кола. Ділянка 1 характеризується умовою $U_{вх} \le U^0_{вх}$, тому транзистор VT1 закритий (рис. 14.1,*а*) і вхідний струм визначається опором базового резистора R3. Ділянка 2 характеризується умовою $U_{вх} \ge U_{оп}$, тому при збільшенні $U_{вх}$ транзистор VT1 починає відкриватися, вхідний струм зростає. Нелінійна ділянка визначається зростаючим струмом бази. Ділянка 3 характеризується умовою $U_{оп} < U_{вх} \le U^1_{вх}$, тому вхідний транзистор VT1 відкритий. Вхідний струм зростає незначно через збільшення струму емітера транзистора VT1 і струму через базовий резистор R3. Ділянка 4 характеризується умовою $U_{вх} \ge U^1_{вх}$, при цьому транзистор VT1 переходить у стан насичення; базовий струм транзистора значно збільшується при підвищенні вхідної напруги. Робота логічного елемента на ділянці 4 недопустима, оскільки значно збільшується час затримки поширення.

Передавальна характеристика $U_{вих} = f(U_{вх})$, де $U_{вих}$ і $U_{вх}$ - відповідно напруга на виході і вході логічного елемента. Для зняття передавальної характеристики використовуємо схему рис. 14.2. Характеристика знімається для одного входу (навантаженням логічного елемента є входи аналогічного ЛЕ). Для цього на один вхід ЛЕ, наприклад X1, подають вхідну напругу $U_{вх}$, яка змінюється в межах від $U_{вх} \le U^0_{вх}$ до $U_{вх} \ge U^1_{вх}$, а на інших входах підтримують напругу низького рівня $U^0_{вх}$. Змінюючи вхідну напругу і вимірюючи її значення, одночасно вимірюючи вихідні напруги на виходах схеми Q і $\overline{Q}$, одержимо передавальні характеристики.

На рис. 14.3,*б* наведені типові передавальні характеристики логічного елемента ЕЗЛ для прямого Q та інверсного $\overline{Q}$ виходів. На цих характеристиках можна виділити: ділянку, яка відповідає низькому рівню вихідної напруги $U^0_{вих}$ (або високому рівню $U^1_{вих}$ для інверсного виходу), границя цієї ділянки позначена точкою A; ділянку, яка відповідає високому рівню вихідної напруги $U^1_{вих}$ (або низькому рівню $U^0_{вих}$ для інверсного виходу), границя цієї ділянки позначена точкою B. Взаємний перетин передавальних характеристик для прямого



а) *б)*

Рис. 14.3. Вхідна (*а*) та передавальна (*б*) характеристики базового логічного елемента ЕЗЛ.

й інверсного виходів та прямої одиночного підсилення ($U_{вих} = U_{вх}$) визначає порогову напругу ЛЕ (точка К). На передавальній характеристиці можна виділити точки з одиничним підсиленням С і D (у цих точках коефіцієнт підсилення $K_U = dU_{вих}/dU_{вх} = 1$).

Передавальна характеристика використовується для визначення вихідних рівнів напруги в різних режимах роботи, оцінки формуючих властивостей і завадостійкості логічного елемента. З допомогою передавальної характеристики можна визначити такі статичні параметри ЛЕ ЕЗЛ: $U^0_{вх}$, $U^1_{вх}$, $U^0_{вих}$, $U^1_{вих}$, $V_п$, $V^0_п$, $V^1_п$. Використовуючи вказані параметри, можна розрахувати:

- напруги завадостійкості по рівнях 0 і 1

$$U^+_п = V^0_п - U^0; \quad U^-_п = U^1 - V^1_п;$$

- логічний перепад

$$\Delta U_л = U^1 - U^0;$$

- ширину зони невизначеності (зону перемикання)

$$\Delta V_п = V^1_п - V^0_п.$$

Вихідна характеристика $I_{вих} = f(U_{вих})$, де $I_{вих}$ і $U_{вих}$ - відповідно струм і напруга на виході схеми.

Для зняття вихідної характеристики використовують схему, наведену на рис. 13.5. Характеристику знімають для двох станів виходу логічного елемента (на виході має місце високий рівень напруги $U^1_{вих}$ і на виході ЛЕ - низький рівень $U^0_{вих}$), змінюючи струм $I_{вих}$ і вимі-



Рис. 14.4. Вихідні характеристики базового логічного елемента ЕЗЛ.

рюючи напругу на виході $U_{вих}$. На рис. 14.4 наведені типові вихідні характеристики для двох станів виходу ЛЕ: логічний елемент виключений - 1 і включений - 0, коли зовнішні навантажуючі резистори R1 і R2 (рис. 14.2) не підключені.

Завдання до лабораторної роботи

Завдання 1. Побудувати передавальну характеристику логічного елемента АБО/АБО-НІ серії К500.

Порядок виконання завдання:

- вставити в панельку мікросхему К500ЛМ105;
- провести необхідні з'єднання згідно з рис. 14.2 у відповідності з мнемосхемою лабораторного стенду:
- підключити до лабораторного стенду джерело живлення;
- на один із входів ЛЕ подати напругу, що знімається з потенціометра.

Як навантаження досліджуваного логічного елемента використовувати входи іншого ЛЕ цієї ж мікросхеми. Напруги на виході і вході ЛЕ вимірювати тим самим вольтметром. Передавальну характеристику знімати для прямого та інверсного виходів одночасно.

Завдання 2. Дослідити вхідну характеристику $I_{вх} = f(U_{вх})$ ЛЕ. Зібрати схему, яка зображена на рис. 14.2. Провідник 3 від'єднати від входу ЛЕ і послідовно з ним включити міліамперметр. Як навантаження використати вхід іншого ЛЕ цієї ж мікросхеми.

Завдання 3. Дослідити вихідні характеристики $I^1_{вих} = f(U^1_{вих})$, $I^0_{вих} = f(U^0_{вих})$ ЛЕ, зібравши схему відповідно до рис. 13.5.

При дослідженні вихідної характеристики $I^1_{вих} = f(U^1_{вих})$ вихідна напруга високого рівня на прямому виході встановлюється шляхом з'єднання входу досліджуваного ЛЕ з інверсним виходом іншого ЛЕ, входи якого нікуди не приєднані. Вихідна напруга низького рівня на прямому виході (для дослідження характеристики $I^0_{вих} = f(U^0_{вих})$ встановлюється, якщо входи досліджуваного ЛЕ нікуди не приєднані.

Завдання 4. Із статичних характеристик ЛЕ визначити основні статичні параметри ЛЕ: U^1, U^0, $I^0_{вх}$, $I^1_{вх}$, $I^0_{вих}$, $I^1_{вих}$, $V_{пор}$, $\Delta U_л$, $\Delta V_п$, $U^-_п$, $U^+_п$.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи:
- принципову електричну схему досліджуваного ЛЕ і короткий опис її роботи;
- результати експериментальних досліджень, зведені в таблиці і наведені у вигляді графіків;
- формули для розрахунку параметрів завадостійкості:
- основні статичні параметри досліджуваних ЛЕ, зведені в таблицю;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Назвіть типові параметри інтегральних мікросхем емітерно-зв'язаної логіки:
   - напруга живлення;
   - логічний перепад;
   - час затримки поширення.
2. Яку логічну функцію реалізує логічний елемент ЕЗЛ, схема якого зображена на рис. 14.1: для додатної логіки: для від'ємної логіки?
3. Які напруги відповідають логічному 0 та логічній 1 для ЛЕ ЕЗЛ: для додатної логіки: для від'ємної логіки?
4. Які з транзисторів на рис. 14.1 утворюють диференційний підсилювач? Яке основне його призначення?
5. Яке призначення діодів VD1, VD2 (рис. 14.1)?
6. Які напруги встановляться на виходах ЛЕ ЕЗЛ (рис. 14.1), якщо на вході X1 напруга –1,6 В, а на вході X2 –0,8 В?
7. Чи можна на входи X1 та X2 подавати напругу живлення –5.2 В?
8. Чи можна на входи X1 та X2 подавати напругу 0 В?
9. Яке призначення транзисторів VT5 та VT6 у схемі ЛЕ ЕЗЛ (рис. 14.1)?
10. На вході X1 логічного елемента ЕЗЛ (рис. 14.1) напруга –1,6 В. Оцініть значення вхідного струму для цього входу.
11. Які напруги будуть між базою і емітером транзисторів VT5 та VT6 ЛЕ ЕЗЛ (рис. 14.1), якщо на вході X1 напруга –1.6 В, а на вході X2 –0,8 В?
12. Як із графіка рис. 14.3,*а* визначити параметри логічного елемента ЕЗЛ $I^0_{вх}$ та $I^1_{вх}$?
13. Як із графіків рис. 14.4 визначити параметри логічного елемента ЕЗЛ $I^0_{вих}$ та $I^1_{вих}$?
14. Як із графіків рис. 14.3 визначити діапазон вхідних напруг, які відповідають $U^0_{вх}$ та $U^1_{вх}$?

15. ДОСЛІДЖЕННЯ БАЗОВОГО ЛОГІЧНОГО ЕЛЕМЕНТА ЦИФРОВИХ МІКРОСХЕМ НА КМОН-ТРАНЗИСТОРАХ

Мета роботи: вивчення принципу роботи, дослідження основних статичних характеристик і визначення основних статичних параметрів базового логічного елемента на КМОН-транзисторах.

Теоретичні відомості

Базовий логічний елемент. Основні серії цифрових інтегральних схем на польових транзисторах структури метал - діелектрик - напівпровідник з одним типом провідності каналу (МОН-транзистори) та цифрові мікросхеми, в яких використовуються транзистори з різними типами провідності каналу (КМОН-транзистори, або комплементарні транзистори), відносяться до потенціальних мікросхем.

У даний час широко використовуються декілька різних серій мікросхем на КМОН-транзисторах. Це серії К561, 564, КР1561 (повний функціональний аналог мікросхем серії 4000, яку започаткувала фірма RCA) з напругою живлення від 3 до 15 В. Мікросхеми цих серій у статичному режимі мають дуже малу потужність споживання (одиниці мікроват). а динамічна потужність споживання на частоті 1 МГц становить 20 мВт на логічний елемент. Швидкодіючі серії з напругою живлення 5 В: серія 74АС (аналог серії КР1554, яку випускає ВО "Інтеграл") з тактовою частотою 150 МГц та серія 74НС. Ці серії повністю узгоджуються (за функціональним призначенням і виводами) з мікросхемами ТТЛ серії 74. Серії мікросхем К537, К572 та інші є мікросхемами високого ступеня інтеграції.



а)



б)

Рис. 15.1. Інвертор на КМОН-транзисторах:
а - умовне графічне позначення.
б - принципова електрична схема.

Основними логічними елементами вказаних серій є елементи І-НІ, АБО-НІ, а базовим логічним елементом є інвертор на КМОН-транзисторах.

Логіка роботи. Інвертор на КМОН-транзисторах реалізує операцію логічного заперечення, на виході якого логічна 1 є в тому випадку, якщо на вході є логічний 0. На рис. 15.1,*а* показане умовне графічне позначення інвертора на функціональних схемах, де X - вхід, Q - вихід. Логічне рівняння роботи інвертора $Q = \overline{X}$.

Аналіз статичного режиму роботи. На рис. 15.1,*б* наведена принципова електрична схема інвертора

на КМОН-транзисторах зі схемою захисту на вході. Інвертор складається з двох МОН-транзисторів з індукованими каналами р- і n-типу (транзистори VT1 та VT2 відповідно). Затвори обох транзисторів з'єднані між собою, і це з'єднання є входом схеми. Стоки обох транзисторів теж з'єднані між собою, і це з'єднання є виходом схеми. Оскільки транзистор з каналом р-типу відкривається при від'ємній напрузі на затворі, а n-канальний транзистор - при додатній напрузі на затворі, то витік транзистора з каналом n-типу приєднаний до мінуса джерела живлення (спільний провідник, шина "Земля"), а витік транзистора з каналом р-типу - до плюса джерела живлення. Підкладка кожного транзистора з'єднана зі своїм витоком.

Вважаємо, що на вхід X інвертора подається додатний сигнал з рівнями $U^0 = 0$ В, $U^1 = U_ж$. Порогова напруга n-канального транзистора U_{0n} (напруга на затворі, при якій утворюється канал, що з'єднує області стоку і витоку) і порогова напруга р-канального транзистора U_{0p} приблизно однакові за абсолютним значенням, а сума їх абсолютних значень менша за напругу живлення

$$U_{0n} + U_{0p} < U_ж.$$

Коли $0 \le U_{вх} \le U_{0n}$, різниця потенціалів між затвором і витоком транзистора VT2 $U_{ЗВ2} = U_{вх} < U_{0n}$ і він закритий, струм між витоком і стоком не протікає. Напруга між затвором і витоком транзистора VT1 $U_{ЗВ1} = U_{вх} - U_ж = -U_ж$, і він буде відкритим. Через нього, як через замкнений ключ, потенціал $+U_ж$ подається на вихід. Оскільки опір каналу стік-витік закритого транзистора VT2 набагато більше опору каналу відкритого транзистора VT1, то через коло послідовно з'єднаних транзисторів VT1 і VT2 струм майже не проходить (опір каналу стік-витік закритого транзистора приблизно рівний 10^8 Ом, а опір каналу відкритого транзистора знаходиться в межах від 50 до 1000 Ом), тому напруга на виході логічного елемента

$$U_{вих} = U^1 = U_ж.$$

Коли $U_{0n} < U_{вх} = U^1$, різниця потенціалів між затвором і витоком транзистора VT2 $U_{ЗВ2} = U_{вх} = U_ж$ і транзистор VT2 відкритий. Напруга між затвором і витоком транзистора VT1 $U_{ЗВ1} = U_{вх} - U_ж = 0$, і він буде закритий. В цьому випадку вихід схеми через малий опір каналу відкритого транзистора VT2 буде приєднаний до спільного провідника. Напруга на виході логічного елемента

$$U_{вих} = U^0 = 0 \text{ В}.$$

Особливістю всіх серій мікросхем на КМОН-транзисторах є наявність схеми захисту на входах. Це обумовлено тим, що затвор МОН-транзистора ізольований від підкладки тонким шаром діелектрика, опір якого великий - більше 10^{12} Ом, і створюються сприятливі умови для накопичення статичних зарядів на затворі. Шар діелектрика під затвором має товщину 70 - 100 нм, а його електрична міцність не перевищує 150 - 200 В.

Для захисту транзисторів від пошкодження високою напругою кожен вхід мікросхем КМОН забезпечується схемою захисту (рис. 15.1,*б*). Ця схема

є невід'ємною частиною мікросхеми і виготовляється в одному технологічному процесі. Захисні діоди VD1 - VD3 і резистор R, опір якого може бути в межах від 200 Ом до 2 кОм, являють собою резисторно-діодну структуру з розподіленими параметрами. Діод VD1 має пробивну напругу 25 В, а діоди VD2 і VD3 - 50 В. Залежно від значення і полярності вхідної напруги діоди або проводять в прямому напрямку (вхідна напруга додатна і більша за напругу живлення), або переходять в режим лавинного пробивання, який має зворотний характер і на працездатність мікросхем не впливає. Захисну схему на принципових схемах не зображають.

В нормальних умовах роботи мікросхем, коли амплітуда вхідного сигналу не виходить за межі $-0{,}7\ \text{В} \le U_{вх} \le U_{ж} + 0{,}7\ \text{В}$, відкривання вхідних діодів не відбувається. Якщо вхідна напруга виходить за вказані межі і внутрішній опір джерела напруги малий, треба також рахуватися з небезпекою пошкодження захисної схеми надмірним вхідним струмом. Максимально допустимий струм вхідних діодів $I_{д\,max} = 10$ мА, але його потрібно обмежити значенням 1 - 2 мА. Обмеження вхідного струму досягається добавленням зовнішнього резистора до потрібного входу.

Основні статичні характеристики. До основних статичних характеристик відносяться: *вхідна, передавальна, вихідна*. Використовуючи вказані характеристики, одержують основні статичні параметри.

Вхідна характеристика $I_{вх} = f(U_{вх})$, де $I_{вх}$ і $U_{вх}$ - вхідний струм і вхідна напруга відповідно. Для дослідження вхідної характеристики використовують схему, показану на рис. 12.5. Характеристика знімається для одного входу. Навантаженням логічного елемента служать входи інших ЛЕ із досліджуваної мікросхеми. Входи логічних елементів мікросхеми, які не використовуються, повинні бути приєднані до шини живлення або до спільного провідника. Змінюючи вхідну напругу $U_{вх}$ і вимірюючи струм у колі входу, одержимо вхідну характеристику. Вхідна характеристика мікросхем на КМОН-транзисторах (рис. 15.2) визначається схемою захисту на вході і має три ділянки. Коли вхідна напруга від'ємна (ділянка 1), струм проходить через резистор R та діод VD3. Величина струму на цій ділянці визначається ВАХ p-n-переходу, який працює в прямому напрямку. Ділянка 2 ($0 < U_{вх} < U_{ж}$) відповідає нормальному режиму роботи мікросхеми. Значення вхідного струму визначається зворотними струмами діодів VD1 - VD3. Коли вхідна напруга перевищує значення напруги живлення (ділянка 3), відкривається діод VD1 і значення вхідного струму визначається ВАХ p-n-переходу цього діода, який працює в прямому напрямку.



Рис. 15.2. Вхідна характеристика мікросхем на КМОН-транзисторах.

Передавальна характеристика $U_{вих} = f(U_{вх})$, де $U_{вих}$ і $U_{вх}$ - вихідні і вхідні напруги відповідно. Для зняття передавальної характеристики використовуємо схему, зоб-

ражену на рис. 12.5. Навантаженням логічного елемента є входи інших ЛЕ. Входи логічних елементів мікросхеми, які не використовуються, повинні бути приєднані до шини живлення або до спільного провідника. Змінюючи напругу на вході X від $U_{вх} = 0$ В до $U_{вх} = U_ж$ і вимірюючи напруги на вході X і на виході Q схеми, одержуємо передавальну характеристику.

Аналізуючи передавальну характеристику, слід мати на увазі, що можливі такі співвідношення між напругою живлення і пороговими напругами транзисторів:

а) $U_ж > U_{0n} + U_{0p}$;

б) $U_ж < U_{0n} + U_{0p}$;

в) $U_ж = U_{0n} + U_{0p}$.

Останнє співвідношення є граничним між випадками а) та б) і не має самостійного практичного значення.



Рис. 15.3. Ідеалізовані передавальні характеристики інвертора на КМОН-транзисторах: *а* - $U_ж > U_{0n} + U_{0p}$; *б* - $U_ж < U_{0n} + U_{0p}$.

Проаналізуємо передавальну характеристику інвертора на КМОН-транзисторах для випадку а). Ця характеристика зображена на рис. 15.3,*а*.

При вхідних напругах від 0 В до напруги $U_{вх} = U_{0n}$ транзистор VT2 закритий, а транзистор VT1 відкритий (ділянка 1). Вихідна напруга визначається з рівняння

$$U_ж = U_{СВ1} + U_{вих},$$

де $U_{СВ1}$ - напруга між стоком і витоком відкритого транзистора VT1. Оскільки наскрізний струм (струм, який протікає від шини живлення через транзистори VT1, VT2 до спільного провідника) дуже малий, то транзистор VT1 працює в лінійній області і напруга $U_{СВ1}$ близька до нуля. На виході встановлюється напруга $U^1_{вих} = U_ж$.

Коли вхідна напруга досягає значень, більших за $U_{0п}$, транзистор VT2 починає відкриватися, починає протікати наскрізний струм і починається спад вихідної напруги, що відповідає ділянці 2 передавальної характеристики. Доки вхідна напруга змінюється в межах $U_{0п} < U_{вх} < U_{ж} - U_{0р}$, обидва транзистори відкриті, працюють в області насичення і через них протікає струм I_c (ділянка 3). При $U_{вх} > U_{ж} - U_{0р}$ (ділянка 4) транзистор VT1 починає закриватися і наскрізний струм зменшується практично до нуля. Подальше зростання вхідної напруги (ділянка 5) зміщує робочу точку транзистора VT2 в лінійну область ВАХ, і вихідна напруга стає практично рівною нулю. На виході формується низький рівень напруги $U^0_{вих} = 0$ В. На рис. 15.3,*а* пунктирною лінією показана залежність наскрізного струму від вхідної напруги. Максимальне значення наскрізного струму для простого інвертора становить 1 - 2 мА.

Характерною особливістю випадку б) є те, що транзистор VT1 закривається ще до відкривання транзистора VT2 (рис. 15.3,*б*). У діапазоні вхідних напруг від $U_{0п}$ до $U_{ж} - U_{0р}$ значення вихідної напруги визначається співвідношеннями опорів каналів закритих транзисторів VT1 і VT2 і точно не може бути визначене. Наскрізний струм I_c при цьому практично дорівнює нулю.

Вихідна характеристика $I_{вих} = f(U_{вих})$, де $I_{вих}$ і $U_{вих}$ - відповідно струм і напруга на виході схеми. Характеристику знімають для двох станів виходу логічного елемента: на виході має місце високий рівень напруги $U^1_{вих}$ - логічний елемент вимкнений; на виході ЛЕ має місце низький рівень напруги $U^0_{вих}$ - логічний елемент увімкнений. Типові вихідні характеристики інвертора на КМОН-транзисторах наведені на рис. 15.4.

Для дослідження вихідних характеристик використовують схему, наведену на рис. 15.5. Змінюючи струм на виході і вимірюючи напругу $U_{вих}$, одержуємо вихідну характеристику.

При зміні вихідної напруги від 0 В до напруги живлення $U_ж$ вихідні характеристики мікросхем на КМОН-транзисторах по суті і вигляду повторюють стокові характеристики польових транзисторів. Коли на виході інвертора



Рис. 15.4. Вихідні характеристики мікросхем на КМОН-транзисторах.



Рис. 15.5. Схема для дослідження вихідних характеристик.

низький рівень напруги, транзистор VT1 закритий. Вихідний струм втікає в мікросхему і через відкритий транзистор VT2 проходить до спільного провідника. При малих вихідних напругах транзистор VT2 працює в лінійній області стокової характеристики. В міру зростання вихідної напруги робоча точка транзистора зміщується в область насичення і вихідний струм не залежить від вихідної напруги.

Аналогічно можна пояснити вихідну характеристику, коли на виході ЛЕ має місце високий рівень напруги $U^1_{вих}$. У цьому випадку транзистор VT2 закритий. Вихідний струм від джерела живлення через відкритий транзистор VT1 витікає з мікросхеми і через навантаження проходить до спільного провідника. Якщо $U_{вих} = U_ж$, то різниця потенціалів між витоком і стоком транзистора VT1 близька до нуля. Робоча точка транзистора знаходиться в лінійній області стокової характеристики, і вихідний струм близький до нуля. У міру зменшення вихідної напруги робоча точка транзистора VT1 зміщується в область насичення, вихідний струм спочатку зростає, а в області насичення стокової характеристики не залежить від вихідної напруги.

Завдання до лабораторної роботи

Завдання 1. Дослідити передавальну характеристику інвертуючого ЛЕ (мікросхема К561ЛН2).

Порядок виконання завдання:

- на лабораторному стенді зібрати схему для досліджень, яка зображена на рис. 12.7. Змінними резисторами з позначеннями "10к" та "1к" встановлювати вхідну напругу $U_{вх}$ в межах від 0 до $+U_ж$;
- вставити в панельку мікросхему К561ЛН2;
- на один із входів ЛЕ подати напругу, яка знімається з потенціометра з позначенням "10к". Як навантаження досліджуваного ЛЕ використати вхід іншого інвертора цієї ж мікросхеми. Входи чотирьох інших інверторів приєднати до шини живлення або до спільного провідника;
- напругу на вході і виході ЛЕ вимірювати з допомогою вольтметра;
- передавальну характеристику зняти для двох значень напруги живлення: $U_ж = 5$ В та $U_ж = 15$ В.

Завдання 2. Дослідити вихідні характеристики $I^1_{вих} = f(U^1_{вих})$, $I^0_{вих} = f(U^0_{вих})$ інвертуючого ЛЕ, зібравши схему відповідно до рис. 13.5. Напругу живлення мікросхеми встановити 5 В. При дослідженні вихідної характеристики $I^1_{вих} = f(U^1_{вих})$ вихідна напруга високого рівня встановлюється шляхом з'єднання входу досліджуваного ЛЕ зі спільним проводом. Вихідна напруга низького рівня (для дослідження характеристики $I^0_{вих} = f(U^0_{вих})$ встановлюється, якщо вхід ЛЕ приєднати до шини живлення.

Завдання 3. Із статичних характеристик ЛЕ визначити основні статичні параметри ЛЕ: U^1, U^0, $I^0_{вих}$, $I^1_{вих}$, $V_{пор}$, $\Delta U_л$, $\Delta V_п$, $U^-_п$, $U^+_п$.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву і мету роботи;
- принципову електричну схему досліджуваного логічного елемента і короткий опис її роботи;
- результати експериментальних досліджень, зведені в таблиці і наведені у вигляді графіків;
- формули для розрахунку параметрів завадостійкості;
- основні статичні параметри досліджуваних ЛЕ, зведені в таблицю;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Назвіть типові параметри інтегральних мікросхем КМОН:
   - напруга живлення;
   - логічний перепад;
   - час затримки поширення.
2. Яку логічну функцію реалізує логічний елемент КМОН, схема якого зображена на рис. 15.1: для додатної логіки; для від'ємної логіки?
3. На вході X логічного елемента КМОН (рис. 15.1) напруга 0 В. Яка напруга буде на його виході?
4. На вході X логічного елемента КМОН (рис. 15.1) напруга 3 В. Яка напруга буде на його виході?
5. Напруга живлення логічного елемента КМОН (рис. 15.1) 5 В. На вході напруга 1,2 В. Оцініть значення вхідного струму $I_{вх}$ та вихідного $I_{вих}$.
6. Чи можна на вхід ЛЕ КМОН подавати напругу живлення?
7. Чи можна вихід ЛЕ КМОН: з'єднувати зі спільним провідником: приєднувати до шини живлення?
8. Напруга живлення логічного елемента КМОН 5 В. Оцініть значення вихідного струму $I_{вих}$ та вкажіть його напрямок для випадків *а), б), в), г)* (рис. 15.6).
9. Чому на вхід мікросхем серії КМОН не можна подавати напруги, які перевищують напругу живлення?
10. Яка напруга буде на виході логічного елемента КМОН (рис. 15.1), коли його вхід нікуди не приєднаний ("висить")?
11. Яке призначення резистора R на рис. 15.1?
12. Поясніть роль діодів VD1 та VD3 на рис. 15.1.
13. Чи залежить струм, який споживає логічний елемент КМОН, від значення напруги на його вході?



Рис. 15.6. До запитання 8.

16. ВИВЧЕННЯ КОМБІНАЦІЙНИХ ПРИСТРОЇВ ЦИФРОВОЇ ЕЛЕКТРОНІКИ

Мета роботи: ознайомлення з основними цифровими кодами та вивчення принципів роботи типових пристроїв для перетворення і відображення інформації, які виготовлені у вигляді інтегральних схем.

Теоретичні відомості

Системи числення та коди. Система числення - спосіб позначення з допомогою спеціальних символів кількості будь-яких предметів. Символи, якими записуються числа, називають цифрами. В десятковій системі для цієї мети використовують символи 0, 1, 2, 3, 4, 5, 6, 7, 8 і 9. Їх загальна кількість становить десять, і тому цю систему називають системою числення з основою десять. У двійковій системі числення використовують лише два символи 0 і 1, і тому її називають системою числення з основою два.

На рис. 16.1 кількості предметів. які зображені кружечками, поставлені у відповідність їх позначення (коди) в десятковій і двійковій системах числення.

Предмети	*Символи десяткової системи*	*Символи двійкової системи*
Предметів немає	0	0
●	1	1
●●	2	10
●●●	3	11
●●●●	4	100
●●●●●	5	101
●●●●●●	6	110
●●●●●●●	7	111
●●●●●●●●	8	1000
●●●●●●●●●	9	1001

Рис. 16.1. Символи для позначення кількості предметів.

Символи десяткової системи числення, які звичайно використовують для позначення кількості предметів від 0 до 9, наведені у лівому стовпчику, а у правому наведені символи двійкової системи, які також використовують для позначення кількості предметів від 0 до 9. Зверніть увагу, що позначення "нуль предметів" і "один предмет" у двійковій і десятковій системах збігаються. Два предмети позначаються двійковим числом 10 (читається "один-нуль"). Для позначення шести предметів використовується двійкове число 110 (читається "один-один-нуль").

Вага розряду. Для прикладу виберемо десяткове число 648. Цифра 6 позначає число 600, оскільки вона займає третій розряд зліва від крапки, яка відділяє цілу частину числа від дробової. Цифра 4 позначає число 40, оскільки вона знаходиться у другому розряді. Цифра 8 означає число 8, бо вона займає перший розряд. Таким чином, усе число являє собою суму шести сотень, чотирьох десятків і восьми одиниць. Цей приклад пояснює поняття ваги розряду.

У двійковій системі числення також використовується поняття ваги розряду. Говорять, що двійкова система також є позиційною системою числення. Рис. 16.3 пояснює способи присвоєння ваги розряду для двійкових чисел.

сотні	десятки	одиниці
600	**+ 40**	**+ 8.**

Рис. 16.2. Вага розряду в десятковій системі числення.

Вага розряду	8	4	2	1	
Двійкове число	**1**	**1**	**0**	**1**	**.**

Рис. 16.3. Вага розряду у двійковій системі числення.

Наприклад, певна кількість предметів позначена двійковим числом 1101 (один-один-нуль-один). Цифра 1, яка знаходиться в першому розряді (у першій позиції зліва від крапки), означає кількість предметів - один. Вага цього розряду 1. Цифра 0, що знаходиться в розряді, вага якого 2, означає, що цей розряд нічого на добавляє до загальної кількості предметів. Цифра 1, яка знаходиться в розряді з вагою 4, означає, що цей розряд добавляє до загальної кількості чотири предмети. Цифра 1, яка знаходиться в розряді з вагою 8, означає, що цей розряд добавляє до загальної кількості вісім предметів. Таким чином двійкове число 1101 позначає 13 предметів. Із рис. 16.4 видно, що вага розряду двійкового числа є результатом множення ваги попереднього розряду на два.

	2^7	2^6	2^5	2^4	2^3	2^2	2^1	2^0	
Вага розряду	**128**	**64**	**32**	**16**	**8**	**4**	**2**	**1**	**.**

Рис. 16.4. Вага розряду у двійковій системі числення.

Перетворення чисел. Перетворення двійкових чисел у десяткові здійснюється за таким правилом:

$$N_{10} = \sum_i a_i \cdot 2^i,$$

де a_i - цифра, яка стоїть в і-тому розряді двійкового числа: 2^i - вага і-того розряду. Рис. 16.5 пояснює цей спосіб. Слід записати двійкове число. Потім під кожною одиницею пишеться десятковим числом вага розряду, в якому вона стоїть. Потім додаються всі десяткові числа. Користуючись цим правилом, перетворіть двійкове число 1111101000 в десяткове.

Двійкове число	**1**	**1**	**0**	**0**	**1**	**1**	**.**
Десяткове число	32	+ 16	+		2	+ 1	= 51

Рис. 16.5. Перетворення чисел із двійкової системи числення в десяткову.

Перетворення десяткових чисел у двійкові здійснюється за таким правилом. Десяткове число ділиться на 2. В результаті отримується частка і залишок. Цей залишок стає значенням розряду двійкового числа з вагою 1. Потім частка ділиться на 2. Знову отримуємо частку і залишок. Залишок стає значенням розряду двійкового числа з вагою 2. Потім знову частка ділиться на 2. Процедура ділення

частки на 2 повторюється доти, доки частка від ділення не стане рівна 0. Рис. 16.6 пояснює це правило. Відповідно до цього правила десяткове число 37 еквівалентне двійковому числу 100101 (вони відображають однакову кількість об'єктів).



Рис. 16.6. Перетворення чисел із десяткової системи числення у двійкову.

Цифрові коди. У більшості випадків для представлення чисел використовують десяткові коди. В цифрових електронних системах (калькулятори, ЕОМ та ін.) в основному використовуються двійкові коди. Поряд із цим у цифровій електроніці використовується багато інших спеціальних кодів для представлення чисел, а також літер алфавіту та інших символів. Серед таких кодів найбільш вживаним є двійково-десятковий код 8421.

Представлення десяткового числа 926 двійково-десятковим кодом пояснює рис. 16.7. Кожна цифра десяткового числа представляється чотирирозрядним двійковим кодом. Права група 0110 відповідає значенню розряду одиниць десяткового числа. Середня група 0010 дає значення розряду десятків, розміщена ліворуч тетрада 1001 представляє значення розряду сотень. В результаті отримане число 1001 0010 0110 в коді 8421. Зверніть увагу, що при запису двійково-десяткового коду групи із чотирьох двійкових цифр (тетради) відділяються одна від одної проміжком.

Перетворення чисел, записаних у двійково-десятковому коді, у десятковий код виконується аналогічно. Рис. 16.8 пояснює цю процедуру. В кодах 8421 ніколи не використовуються такі групи із чотирьох двійкових цифр: 1010, 1011, 1100, 1101, 1110, 1111.



Рис. 16.7. Перетворення десяткового числа в код 8421.



Рис. 16.8. Перетворення числа в коді 8421 у десяткове.

Двійково-десятковий код 8421 широко використовується в цифровій електроніці. Проте слід відмітити, що існують двійково-десяткові коди і з іншими вагами числових розрядів, наприклад код 4221, а також код з надлишком 3. Термін "двійково-десятковий" об'єднує цілу групу кодів, проте, як правило, цим терміном позначають код 8421.



Рис. 16.9. Семисегментний знаковий індикатор: *а* - позначення сегментів; *б* - десяткові числа, які відображаються на стандартному семисегментному індикаторі; *в* - будова світлодіодного семисегментного індикатора із спільним анодом.

В електронних системах поширеними кодами є також семисегментні коди (рис. 16.9). Семисегментний індикатор часто використовується як вихідний пристрій відображення інформації. Сім сегментів індикатора позначені на рис. 16.9,*а* літерами від a до g. Спосіб зображення десяткових цифр від 0 до 9 з допомогою такого індикатора показаний на рис. 16.9,*б*. Наприклад, якщо світяться лише сегменти a, b і c, то на індикаторі появиться зображення цифри 7. Якщо світяться всі сегменти від a до g, то відображається цифра 8.

Будова семисегментного індикатора на світлових діодах показана на рис. 16.9,*в*. Кожний сегмент містить один світловий діод, який має на рисунку відповідне позначення. Коли діод увімкнений в прямому напрямку, через p-n-перехід протікає струм, у результаті чого виникає свічення. Це свічення фокусується спеціальною пластмасовою лінзою, щоб його можна було легко спостерігати. У показаному на рисунку світлодіодному індикаторі аноди всіх діодів з'єднані разом і приєднані до одного виводу (спільний анод).

На рис. 16.10 для керування роботою семисегментного індикатора використовуються механічні ключі. Практично сигнали, що керують роботою семисегментних індикаторів, виробляються спеціальними інтегральними схемами - дешифраторами. Сукупність сигналів, які подаються на вхід семисегментного індикатора для відображення десяткових цифр шляхом збудження свічення відповідних сегментів, називають семисегментним кодом.



Цифра	*Семисегментний код*						
	a	b	c	d	e	f	g
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0
2	1	1	0	1	1	0	1
3	1	1	1	1	0	0	1
4	0	1	1	0	0	1	1
5	1	0	1	1	0	1	1
6	1	0	1	1	1	1	1
7	1	1	1	0	0	0	0
8	1	1	1	1	1	1	1
9	1	1	1	1	0	1	1

Рис. 16.10. Спосіб керування роботою семисегментного світлодіодного індикатора за допомогою ключів (*а*); семисегментний код (*б*).
Умовні позначення: 1 - ключ замкнутий; 0 - ключ розімкнутий.

Шифратор і дешифратор. На рис. 16.11 показана структурна схема типової електронної системи, в якій реалізовані функції перетворення кодів. Пристрій, який сприймає десяткові числа, набрані на клавіатурі, і переводить їх у двійкові числа, називають шифратором, а пристрій, який перетворює двійковий код в код, зручний для керування знаковими індикаторами (або іншими пристроями), називають дешифратором.



Рис. 16.11. Цифрова система, в якій використовуються шифратор і дешифратор.

У нижній частині рис. 16.11 проілюстрована операція перетворення кодів. Коли на клавіатурі натискується клавіша із зображенням десяткового числа 9, шифратор сприймає сигнал від цієї клавіші і виробляє двійковий код 1001. Дешифратор сприймає від процесора двійкове число 1001 і виробляє код для керування знаковим індикатором (наприклад, семисегментний) такий, щоб на ньому відобразити цифру 9.

Логіку роботи шифратора на вісім входів пояснює рис. 16.12. На входи шифратора від клавіатури (на рис. 16.12,*а* клавіатура змодельована ключами) надходить одиничний, або унітарний, код - активний НИЗЬКИЙ рівень сигналу



а)



б) 16 - +5 В, 8 - Сп

Входи									*Виходи*				
EI	7	6	5	4	3	2	1	0	GS	A2	A1	A0	EO
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	0	1	1	1	0
0	x	x	x	x	x	x	x	0	0	0	0	0	1
0	x	x	x	x	x	x	0	1	0	0	0	1	1
0	x	x	x	x	x	0	1	1	0	0	1	0	1
0	x	x	x	x	0	1	1	1	0	0	1	1	1
0	x	x	x	0	1	1	1	1	0	1	0	0	1
0	x	x	0	1	1	1	1	1	0	1	0	1	1
0	x	0	1	1	1	1	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	1	0	1	1	1	1

в)

Рис. 16.12. *а* - шифратор на 8 входів і 3 виходи; *б* - умовне графічне позначення і номери виводів пріоритетного шифратора з інверсними входами К155ИВ1; *в* - таблиця істинності шифратора К155ИВ1. *Умовні позначення:* 1 - ВИСОКИЙ рівень напруги; 0 - НИЗЬКИЙ рівень напруги; x - неробочі входи.

може бути лише на одній із восьми ліній. Для прикладу, на рисунку такою лінією є лінія під номером 3. Логічна схема шифратора дає на виході двійкове число 011. Для того, щоб шифратор реагував лише на один активний сигнал, якщо випадково активізуються декілька входів, його схему роблять пріоритетною. В цьому випадку, коли одночасно збуджується два або більше входів, схема генерує код, який відповідає номеру входу із вищим пріоритетом. Такого типу шифратор виготовлений в мікросхемі К155ИВ1 (аналог шифратора в мікросхемах 74148 і 74LS148).

Пріоритетний шифратор з 8 у 3 приймає напругу НИЗЬКОГО рівня на один із восьми паралельних входів. На трьох виходах A0, A1 і A2 формується двійковий код, еквівалентний десятковому номеру активного входу. Найвищий пріоритет має вхід під номером 0.

Мікросхема має вхід дозволу EI, сигнал на якому може заборонити роботу шифратора і на всіх його виходах встановити ВИСОКИЙ рівень напруги. Для цього на вхід EI потрібно подати ВИСОКИЙ рівень напруги.

Два додаткові виходи GS і EO використовуються при побудові на основі цієї мікросхеми багаторозрядних пріоритетних шифраторів (із числом входів більше 8).

У цифровій електроніці існує дві категорії дешифраторів: логічні і дисплейні. Логічні дешифратори, на входи яких подається код адреси, виробляють логічні сигнали і приводять в активний стан певні функціональні вузли цифрової системи. Дисплейні дешифратори формують на виході цифрові коди, наприклад 7-сегментні, для відображення інформації з допомогою знакових індикаторів. Принцип роботи обох типів дешифраторів однаковий, а їх схеми реалізуються на логічних елементах.





а) *б)*

Входи						*Виходи*							
E1	E2	E3	A2	A1	A0	0	1	2	3	4	5	6	7
0	x	x	x	x	x	1	1	1	1	1	1	1	1
x	1	x	x	x	x	1	1	1	1	1	1	1	1
x	x	0	x	x	x	1	1	1	1	1	1	1	1
0	0	1	0	0	0	**0**	1	1	1	1	1	1	1
0	0	1	0	0	1	1	**0**	1	1	1	1	1	1
0	0	1	0	1	0	1	1	**0**	1	1	1	1	1
0	0	1	0	1	1	1	1	1	**0**	1	1	1	1
0	0	1	1	0	0	1	1	1	1	**0**	1	1	1
0	0	1	1	0	1	1	1	1	1	1	**0**	1	1
0	0	1	1	1	0	1	1	1	1	1	1	**0**	1
0	0	1	1	1	1	1	1	1	1	1	1	1	**0**

в)

Рис. 16.13. *а* - дешифратор на 3 входи і 8 виходів; *б* - умовне графічне позначення і номери виводів дешифратора з інверсними виходами К555ИД7; *в* - таблиця істинності дешифратора К555ИД7. *Умовні позначення:* 1 - ВИСОКИЙ рівень напруги; 0 - НИЗЬКИЙ рівень напруги; х - будь-яке значення.

Логіку роботи логічного дешифратора пояснює рис. 16.13. У загальному випадку повний дешифратор має n входів і 2^n виходів. Для прикладу на рис. 16.13,*а* показана структурна схема повного дешифратора виду "із 3 у 8". Такий дешифратор має три адресні входи, на які подається двійковий код (двійково-десятковий код 8421). На виході дешифратора формується унітарний код - на одному із виходів встановлюється логічна 1, а на всіх інших - логічний 0. Як правило, номер виходу, на якому встановлюється 1, відповідає десятковому еквіваленту двійкового числа на адресних входах. Наприклад, код 011 на адресних входах активізує вихід під номером 3.

На рис. 8.13,*б* наведено умовне графічне зображення повного дешифратора виду "із 3 у 8", який виготовлений в мікросхемі К555ИД7 (аналог мікросхеми 74LS138). Цей дешифратор має інверсні виходи. Залежно від двійкового коду на адресних входах A0, A1 і A2 на одному з восьми виходів появляється напруга НИЗЬКОГО рівня, а на всіх інших виходах підтримується ВИСОКИЙ рівень.

Логічна схема дешифратора К555ИД7 має три входи керування E1, E2 і E3, які об'єднані по схемі І. Це дає змогу паралельно з'єднувати три мікросхеми К555ИД7 і отримувати дешифратор з 24 виходами. Дешифрування відбувається лише тоді, коли на входах дозволу E1 і E2 - напруга НИЗЬКОГО рівня, а на вході E3 - ВИСОКОГО. При всіх інших комбінаціях рівнів напруги на входах дозволу на всіх виходах дешифратора буде напруга ВИСОКОГО рівня.

Мультиплексор. Призначення мультиплексора - комутувати (перемикати) інформацію, яка подається по декількох вхідних провідниках на один вихід. Мультиплексор можна розглядати як електронний аналог багатопозиційних механічних перемикачів.

Мультиплексори мають дві групи входів і один або два виходи. Одна група входів - це інформаційні, а друга - керуючі входи: адресні і входи дозволу. Вибір того чи іншого інформаційного входу здійснюється відповідно до адресного коду, який подається на керуючі входи. Адресний код представляється двійковим числом, якому відповідає свій інформаційний вхід, сигнал з якого передається на вихід. Якщо число адресних входів n, то число інформаційних входів становить 2^n. В інтегральному виконанні випускаються мультиплексори, які мають один, два, три і чотири адресні входи. Керуючі входи забороняють або дозволяють роботу всіх інформаційних входів одночасно, незалежно від коду на адресних входах. Як правило, число таких входів один, рідко два. Наявність таких входів розширює функціональні можливості мультиплексора.

На рис. 16.14 наведено умовне графічне позначення типового мультиплексора виду "із 8 в 1" з трьома адресними входами. Як видно з таблиці істинності, якщо на вхід E подати ВИСОКИЙ рівень, то на прямому виході Y встановиться НИЗЬКИЙ рівень, а на інверсному $\overline{Y}$ - ВИСОКИЙ рівень напруги. Адресні й інформаційні входи стають неактивними і не сприймають інформацію. Передача інформації з входів на вихід можлива, коли на вхід дозволу E подати НИЗЬКИЙ рівень напруги.

Вхід, який передає інформацію на вихід, визначається кодом на адресних входах. Наприклад, щоб зробити активним вхід D5 на адресних входах, слід встановити код 101.

Мультиплексори, крім основного свого призначення в цифрових системах, використовуються також для перетворення кодів.



а)

Входи				*Виходи*	
A2	A1	A0	E	Y	$\overline{Y}$
x	x	x	1	0	1
0	0	0	0	D0	$\overline{D0}$
0	0	1	0	D1	$\overline{D0}$
0	1	0	0	D2	$\overline{D0}$
0	1	1	0	D3	$\overline{D0}$
1	0	0	0	D4	$\overline{D0}$
1	0	1	0	D5	$\overline{D0}$
1	1	0	0	D6	$\overline{D0}$
1	1	1	0	D7	$\overline{D0}$

б)

Рис. 16.14. Умовне графічне позначення (*а*) і таблиця істинності (*б*) мультиплексора К155КП7. *Умовні позначення:* 1 - ВИСОКИЙ рівень напруги; 0 - НИЗЬКИЙ рівень напруги; x - неробочі входи.

Завдання до лабораторної роботи

Завдання 1. Ознайомитись з основними кодами, які використовуються в цифровій електроніці.

Завдання 2. На лабораторному стенді вивчити логіку роботи та перевірити таблицю істинності (рис. 16.12) пріоритетного шифратора К155ИВ1.

Завдання 3. Ознайомитись з роботою семисегментного світлодіодного знакового індикатора і дисплейного дешифратора, який перетворює двійковий код у 7-сегментний, що зібрані на лабораторному стенді.

Завдання 4. На лабораторному стенді змоделювати систему шифратор - дешифратор (рис. 16.11). Для цього з'єднати виходи шифратора К155ИВ1 з входами дешифратора: 9-й вивід з 1-м; 7-й - з 2-м; 6-й - з 4-м. Вхід 8 дешифратора з'єднати із спільним проводом.

Завдання 5. Вивчити логіку роботи та перевірити таблицю істинності (рис. 16.13) повного дешифратора-демультиплексора К555ИД7.

Завдання 6. Вивчити логіку роботи та перевірити таблицю істинності (рис. 16.14) мультиплексора К155КП7.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- опис роботи комбінаційних пристроїв: шифратора, дешифратора і мультиплексора;
- умовні графічні позначення та таблиці істинності досліджуваних пристроїв.

Контрольні запитання

1. Перетворити такі числа, записані в десятковій системі числення, у двійкову систему числення: а) 21; б) 127.
2. Перетворити такі числа, записані у двійковій системі числення, у десяткову систему числення: а) 1110; б) 1100001.
3. Перетворити такі числа, записані у двійковій системі числення, у шістнадцяткову систему числення. а) 10110; б) 11000111.
4. Записати двійково-десятковий код таких чисел: а) 32; б) 121.
5. Які логічні елементи ви знаєте? Намалюйте їх умовні графічні позначення.
6. Який логічний вираз називають досконалыною диз'юнктивною нормальною формою (ДДНФ)?
7. Який логічний вираз називають досконалыною кон'юнктивною нормальною формою (ДКНФ)?
8. Як записати макстерм для логічних змінних A, B. C, D?
9. Як записати мінтерм для логічних змінних A. B. C, D?
10. Запишіть алгебраїчний вираз функції. яку реалізує схема. зображена на рис. 16.15.



Рис. 16.15. До запитання 10.

11. Логічна функція задана таблицею істинності (рис. 16.16). Запишіть для неї карту Карно.
12. Які логічні сигнали будуть на виході дешифратора в моменти часу *a, b, c, d, e, f* (рис. 16.17)?
13. Запишіть логічний стан прямого виходу мультиплексора в моменти *часу a, b, c, d, e, f* (рис. 16.18).

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

Рис. 16.16. До запитання 11.



Рис. 16.17. До запитання 12.



Рис. 16.18. До запитання 13.

17. ВИВЧЕННЯ МІКРОСХЕМ КОМБІНАЦІЙНОГО ТИПУ СЕРІЙ ТТЛ І КМОН

Мета роботи: вивчення принципу роботи, методики проектування і експериментальне дослідження роботи комбінаційних пристроїв, реалізованих у мікросхемах середнього ступеня інтеграції.

Теоретичні відомості

В загальному випадку пристрої, що оперують двійковою (дискретною) інформацією, поділяють на дві групи: комбінаційні схеми (дискретні автомати без пам'яті) і пристрої наслідувального типу (дискретні автомати з пам'яттю). Усі комбінаційні схеми характеризуються відсутністю пам'яті. Сигнали на виходах комбінаційного пристрою у будь-який момент часу однозначно визначаються сукупністю сигналів на входах і не залежать від їхніх попередніх станів. Схемною ознакою таких пристроїв є відсутність кіл зворотного зв'язку, тобто з'єднань для проходження сигналів з виходів на входи. Прикладами комбінаційних схем можуть бути логічні елементи, електронні ключі, шифратори, мультиплексори, демультиплексори, арифметичні пристрої, перетворювачі кодів.

Дешифратори і демультиплексори. Повним дешифратором називають комбінаційну схему, що має n входів і 2^n виходів і реалізує на кожному виході функцію, що являє собою мінтерм n змінних m_i (X1, ..., Xn), де X1, X2, ..., Xn - вхідні сигнали, i = 0, 1, 2, ..., 2^n–1. В повному дешифраторі кожній комбінації значень вхідних сигналів відповідає сигнал, рівний 1, лише на одному виході. На рис. 17.1 показана логічна схема дешифратора, що має два входи X1 і X2 і реалізує на виході чотири мінтерми:

$$m_0 = \overline{X1} \cdot \overline{X2};\ m_1 = X1 \cdot \overline{X2};\ m_2 = \overline{X1} \cdot X2;\ m_3 = X1 \cdot X2.$$



Рис. 17.1. Логічна схема дешифратора виду "із 2 в 4".

Таблиця 17.1. Таблиця істинності дешифратора виду "із 2 в 4"

i	X2	X1	m_0	m_1	m_2	m_3
0	0	0	1	0	0	0
1	0	1	0	1	0	0
2	1	0	0	0	1	0
3	1	1	0	0	0	1

Дешифратори, які виконуються по схемотехніці ТТЛ, у більшості випадків мають інверсні виходи - на всіх виходах формуються сигнали високого рівня і лише на одному може бути сигнал низького рівня. Логічна схема дешифратора з інверсними виходами виду "із 2 в 4" і його умовне графічне позначення показані на рис. 17.2. На виході схеми формуються такі булеві функції:

$$F0=\overline{\overline{D}\cdot\overline{A0}\cdot\overline{A1}};\quad F1=\overline{\overline{D}\cdot A0\cdot\overline{A1}};\quad F2=\overline{\overline{D}\cdot\overline{A0}\cdot A1};\quad F3=\overline{\overline{D}\cdot A0\cdot A1}.$$



Рис. 17.2. Логічна схема дешифратора-демультиплексора з інверсними виходами (*а*) і його умовне графічне позначення (*б*).

Таблиця 17.2. Таблиця істинності дешифратора-демультиплексора з інверсними виходами

Входи			*Виходи*			
Дозвіл. Дані	*Адреса*					
D	A1	A0	F0	F1	F2	F3
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

Примітка: X - будь-який логічний стан входів.

Кожному вхідному двійковому числу, яке задається вхідними сигналами A0 і A1 (A0 - молодший розряд двійкового числа; A1 - старший розряд), відповідає сигнал, рівний 0, тільки на тому виході, десятковий номер якого відповідає цьому двійковому числу (табл. 17.2). Дешифратори можуть бути неповними, тобто реалізувати $K < 2^n$ мінтермів. Такі дешифратори використовуються, наприклад, для перетворення двійково-десяткового коду в код, призначений для керування знаковими індикаторами.

В транзисторно-транзисторній логіці повні дешифратори можуть виконувати одночасно і функцію демультиплексора. Демультиплексором називають комбінаційну схему, яка розподіляє сигнал з одного входу на 2^n виходів. Вибір вихідної лінії, в яку буде передаватися сигнал з інформаційного входу, забезпечується сигналами, які подаються на адресні входи A0, A1. Схеми дешифраторів-демультиплексорів ТТЛ мають додаткові входи керування (вхід D, рис. 17.2,*а*). Ці входи є дозволяючі - активний рівень сигналу на них дозволяє виконання фукції дешифратора. Наприклад, якщо на вході D схеми дешифратора високий рівень напруги (логічна 1), то на входи всіх логічних елементів І-НІ буде подаватись низький рівень напруги (логічний 0) і на всіх виходах схеми встановиться логічна 1 незалежно від сигналів на адресних входах (табл. 17.2). Схема не виконує функцію дешифратора. Активний низький рівень сигналу на вході D формує високий рівень напруги на одному з входів логічних елементів І-НІ, і логічні сигнали на виході схеми вже будуть визнача-

тися сигналами, які надходять на адресні входи A0, A1. Описана властивість схеми по входу D дозволяє передавати логічні сигнали із цього входу на один із чотирьох виходів. У табл. 17.2 пунктирними лініями відмічені логічні стани на вході D і на виході F0 для нульового набору сигналів на адресних входах: A0 = A1 = 0. Логічні сигнали на виході F0 повторюють логічні сигнали на вході D. Аналогічна ситуація має місце для інших виходів при відповідних сигналах на адресних входах A0, A1.

У серії мікросхем на КМОН-транзисторах є сім різновидностей дешифраторів, які дозволяють перетворювати двійкові коди в унітарні вісімкові, десяткові, шістнадцяткові, а також у коди для керування знаковими індикаторами. Більшість дешифраторів КМОН мають прямі виходи. Прикладом універсального дешифратора є мікросхема К561ИД1 (аналог мікросхеми CD4028). Цей дешифратор перетворює чотирирозрядний двійковий код в одиничний десятковий код. Мікросхема має чотири адресні входи A0. A1. A2, A3 і десять виходів 0, ..., 9. Дешифратори-демультиплексори виготовлені лише у двох мікросхемах: КР1561ИД6 та КР1561ИД7 (аналоги MC14555BE та MC14556BE відповідно). Указані мікросхеми містять по два дешифратори виду "із 2 в 4".

Мультиплексори. Мультиплексором називають комбінаційну схему, що має $(m + 2^m)$ входів і один вихід, де m - число адресних входів, а 2^m - число інформаційних входів. Кожному вхідному двійковому числу, яке задається вхідними сигналами на адресних входах A0, A1. A(m – 1) (A0 - молодший розряд двійкового числа; A(m – 1) - старший розряд). відповідає свій інформаційний вхід Dn, сигнал з якого при даній адресі передається на вихід. Тут n - натуральні числа від 0 до $2^m – 1$. Основним призначенням мультиплексора є комутація 2^m вхідних сигналів на один вихід.

Рис. 17.3 відображає основні принципи схемотехнічного проектування мультиплексорів у транзисторно-транзисторній логіці. Адресні сигнали надходять на вхід дешифратора. Логічна 1 на одному з виходів дешифратора є дозволяючим сигналом для відповідного логічного елемента І. який передає



Рис. 17.3. Структурна схема мультиплексора ТТЛ виду "із 4 в 1".



Рис. 17.4. Структурна схема мультиплексора-демультиплексора на КМОН-транзисторах.

логічний сигнал з вибраного входу на вихід. Наприклад, якщо A0 = 0, а A1 = 1, на виході 2 дешифратора буде логічна 1 і сигнал з входу D2 буде передаватись на вихід F. Сигнали по входах D0, D1 та D3 схемою сприйматись не будуть.

Основні принципи схемотехнічного проектування мультиплексорів у серіях мікросхем на КМОН-транзисторах пояснює рис. 17.4. Особливістю мультиплексорів КМОН є використання двонапрямних аналогових ключів. Вхідні однополярні сигнали надходять на схему перетворення рівнів (ПР), яка формує на виході двополярні сигнали для керування дешифраторам. Дешифратор перетворює код, поданий на адресні входи, в одиничний код, який використовується для керування ключами (замкнути ключ або розімкнути). У стандартних серіях цифрових мікросхем КМОН живлення мультиплексорів однополярне: $U_{ж1}$ = 5 - 15 В, а джерело живлення $U_{ж2}$ відсутнє.

Оскільки аналогові ключі КМОН можуть проводити струм у двох напрямках, то мультиплексори можуть бути використані і для реалізації функції демультиплексора. Вихід F (рис. 17.4) використовується як вихідний для мультиплексора або як вхідний для демультиплексора. На відміну від мультиплексорів ТТЛ, тут сигнал від входу до виходу проходить без перетворення його в проміжкових елементах мікросхеми, тому мультиплексори КМОН-структури однаково успішно можуть бути використані для комутації як цифрових, так і аналогових сигналів. Для комутації двополярних аналогових сигналів використовується двополярне живлення мікросхем: $U_{ж1}$ = +15 В, $U_{ж2}$ = −15 В.

Схеми мультиплексорів проектуються так, що вони мають додатковий вхід керування (вхід E, рис. 17.5). Це дозволяючий вхід, і, як правило, він буває інверсний. Коли на цей вхід подано напругу, що відповідає рівню логічної 1, то один із входів (нижній на схемі) усіх логічних елементів І буде під потенціалом логічного 0, на їхніх виходах також будуть логічні 0 незалежно від сигналів на адресних входах (табл. 17.3). Вихідний сигнал у цьому випадку



Рис. 17.5. Логічна схема мультиплексора виду "із 4 в 1" (*а*) і його умовне графічне позначення (*б*).

також буде низького рівня, тобто F = 0. При E = 0 на вихід буде передаватися інформація із входу, номер якого (0, 1, 2, 3) збігається з двійковим числом, заданим на адресних входах. Так, наприклад, двійкове число 10 на адресних входах (A0 = 0, A1 = 1) забезпечує передачу інформації з входу D2 на вихід F. Мультиплексор виду "із 4 в 1" реалізує булеву функцію:

$$F = \overline{E}\left(\overline{A0}\cdot\overline{A1}\cdot D0 \vee A0\cdot\overline{A1}\cdot D1 \vee \overline{A0}\cdot A1\cdot D2 \vee A0\cdot A1\cdot D3\right).$$

У мультиплексорах ТТЛ вхідні інформаційні сигнали проходять через декілька логічних елементів схеми. Тому такі схеми можуть передавати лише логічні сигнали, рівні яких знаходяться в межах, допустимих для транзисторно-транзисторної логіки.

Таблиця 17.3. Таблиця істинності мультиплексора виду "із 4 в 1"

E	A1	A0	D0	D1	D2	D3	F
1	X	X	X	X	X	X	0
0	0	0	0	X	X	X	0
0	0	0	1	X	X	X	1
0	0	1	X	0	X	X	0
0	0	1	X	1	X	X	1
0	1	0	X	X	0	X	0
0	1	0	X	X	1	X	1
0	1	1	X	X	X	0	0
0	1	1	X	X	X	1	1

Примітка: X - будь-який логічний стан.

Таблиця 17.4. Таблиця істинності повного одноразрядного суматора

A_i	B_i	P_{i-1}	S_i	P_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Суматори. Суматори являють собою функціональні вузли, що виконують операції додавання чисел. За принципом дії суматори поділяють на два типи: комбінаційні, що не мають елементів пам'яті, як і всі раніше розглянуті вузли; накопичувальні, що зберігають результати обчислень. У свою чергу, кожен із суматорів, що оперує з багаторозрядними числами, залежно від методу обробки чисел може бути віднесений або до послідовного, або до паралельного типу.

Додавання багаторозрядних чисел здійснюється шляхом їх порозрядного додавання з перенесенням між розрядами. Тому головним вузлом багаторозрядних суматорів є комбінаційний одноразрядний суматор, який виконує арифметичне додавання одноразрядних двійкових чисел A_i і B_i та результату перенесення із молодшого розряду P_{i-1}, формує на виходах значення суми S_i і результат перенесення в старший розряд P_i (табл. 17.4).

Згідно з таблицею істинності одноразрядного суматора можна записати ДДНФ суми і перенесення:

$$S_i = A_i\,B_i\,P_{i-1} + A_i\,\overline{B_i}\,\overline{P_{i-1}} + \overline{A_i}\,B_i\,\overline{P_{i-1}} + \overline{A_i}\,\overline{B_i}\,P_{i-1}.$$

$$P_i = A_i\,B_i\,P_{i-1} + A_i\,B_i\,\overline{P_{i-1}} + \overline{A_i}\,B_i P_{i-1} + A_i\,\overline{B_i}\,P_{i-1}.$$

Функція S_i не мінімізується. Її зручно реалізовувати за допомогою двох схем АБО З ВИКЛЮЧЕННЯМ:

$$S_i = (A_i \oplus B_i) \oplus P_{i-1}.$$

Рівняння для P_i піддається мінімізації, в результаті якої отримуємо:

$$P_i = B_i P_{i-1} + A_i P_{i-1} + A_i B_i.$$

Логічні схеми однорозрядного повного суматора в базисі І-НІ і на логічних елементах АБО З ВИКЛЮЧЕННЯМ показані на рис. 17.5.



Рис. 17.5. Логічна схема повного однорозрядного суматора: *а* - в базисі І-НІ; *б* - на логічних елементах АБО З ВИКЛЮЧЕННЯМ; *в* - умовне графічне позначення.

Завдання до лабораторної роботи

Завдання 1. Дослідження роботи мультиплексора виду "із 2 в 1" на логічних елементах І-НІ:

- розробити логічну схему мультиплексора виду "із 2 в 1" на логічних елементах І-НІ;
- побудувати таблицю істинності для схеми мультиплексора "із 2 в 1". Для цього:
- поставити в панельку мікросхему К155ЛА3 (або К555ЛА3);
- провести необхідну комутацію відповідно до розробленої схеми і мнемосхеми лабораторного стенду;
- подати живлення на лабораторний стенд;
- в таблицю істинності записати стани внутрішніх логічних елементів мультиплексора.

Завдання 2. Дослідження дешифратора-демультиплексора виду "із 2 в 4" на базі мікросхеми К155ИД4:

- поставити в панельку мікросхему К155ИД4;
- провести необхідні з'єднання згідно з умовним графічним зображенням мікросхеми і мнемосхеми лабораторного стенду;
- подати живлення на лабораторний стенд;
- вивчити режими роботи мікросхеми та скласти таблицю істинності дешифратора-демультиплексора виду "із 2 в 4".

Завдання 3. Вивчити логіку роботи і скласти таблицю істинності мультиплексора виду "із 4 в 1" на базі мікросхеми К155КП2.

Завдання 4. Вивчити логіку роботи і скласти таблицю істинності мультиплексора-демультиплексора на базі мікросхеми К561КП1.

Завдання 5. Вивчити принцип роботи, логічну структурну схему і скласти таблицю істинності повного однорозрядного суматора на базі мікросхеми К155ИМ3.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- логічні схеми та опис роботи комбінаційних пристроїв: дешифратора, мультиплексора та однорозрядного повного суматора:
- умовні графічні позначення досліджуваних мікросхем та їх таблиці істинності.

Контрольні запитання

1. На рис. 17.6 наведені умовні графічні позначення шифратора, мультиплексора, дешифратора та дешифратора-демультиплексора. Покажіть, які умовні позначення відповідають названим комбінаційним схемам.



а) *б)* *в)* *г)*

Рис. 17.6. До запитання 1.

2. Роботу якої комбінаційної схеми описують рівняння:

$$\overline{F0}=\overline{(\bar{E}\cdot D)\cdot(A0\cdot\bar{A}1)};\ \overline{F1}=\overline{(\bar{E}\cdot D)\cdot(A0\cdot\bar{A}1)};\ \overline{F2}=\overline{(\bar{E}\cdot D)\cdot(\overline{A0}\cdot A1)};\ \overline{F3}=\overline{(\bar{E}\cdot D)\cdot(A0\cdot A1)}?$$

3. Роботу якої комбінаційної схеми описує рівняння:

$$F=\bar{E}\cdot(D0\cdot\overline{A0}\cdot\overline{A1}+D1\cdot A0\cdot\overline{A1}+D2\cdot\overline{A0}\cdot A1+D3\cdot A0\cdot A1)?$$

4. Для чого служать входи керування E та D дешифратора на рис. 17.7,*а*?
5. Для чого служить вхід керування E мультиплексора на рис. 17.7,*б*?
6. Запишіть таблицю істинності для мультиплексора виду "із 4 в 1" (рис. 17.7,*б*).
7. Намалюйте схему мультиплексора виду "із 2 в 1" на логічних елементах І-НІ; АБО-НІ.
8. На входах дешифратора (рис. 17.7,*а*) такі логічні сигнали: A1 = 1; A0 = 0; D = 1; E = 1. Які сигнали будуть на його виходах?



а) *б)*

Рис. 17.7. До запитань 4 - 8.



а) *б)*

Рис. 17.8. До запитання 19.

9. На скількох виходах дешифратора виду "із 2 в 4" з інверсними виходами (рис. 17.7,*а*) може бути логічний 0?
10. Додайте два двійкових числа: 1101 та 0110.
11. Яку комбінаційну схему називають мультиплексором?
12. Що таке демультиплексор? Як реалізувати демультиплексор виду "із 1 у 8" на мікросхемі К155ИД4?
13. Як побудувати мультиплексор виду "із 8 в 1" на мікросхемі К155КП2?
14. Як побудувати однорозрядний повний суматор на мікросхемі К155КП2?
15. Роботу якої комбінаційної схеми описують рівняння:

$$S = (A \oplus B) \oplus P_0: \quad P = B \cdot P_0 + A \cdot P_0 + A \cdot B?$$

16. Напишіть таблицю істинності для логічної функції АБО З ВИКЛЮЧЕННЯМ для двох змінних.
17. Як побудувати дешифратор виду "із 3 у 8" на мікросхемі К155ИД4?
18. Які мікросхеми-дешифратори ви знаєте? Намалюйте їхнє умовне графічне позначення та поясніть призначення виводів.
19. На входах чотирирозрядного повного суматора (мікросхема К155ИМ3) задані логічні сигнали. Вкажіть логічні сигнали на виходах суматора.

18. ДОСЛІДЖЕННЯ ОСНОВНИХ СТРУКТУР ТРИГЕРІВ

Мета роботи: ознайомлення зі схемотехнікою найбільш поширених тригерів, вивчення роботи асинхронних, синхронних і двоступеневих тригерів та методики їх проектування на логічних елементах І-НІ, АБО-НІ, дослідження роботи тригерів у різних режимах.

Теоретичні відомості

Загальна структура та класифікація тригерів. Тригером називають електричну схему, виходи якої можуть знаходитись у двох стійких станах. Основною властивістю цієї схеми є здатність довгий час залишатись в одному із стійких станів і дуже швидко переходити з одного стану в інший під дією зовнішніх керуючих сигналів. Кожному із двох можливих станів виходів тригера відповідає певний фіксований рівень вихідної напруги. В цифровій схемотехніці рівні напруг на виході тригера відповідають рівням логічної 1 і логічного 0 для даного типу логіки. Ця властивість тригерів широко використовується для зберігання дискретної інформації. В аналоговій схемотехніці рівні напруг на виході тригера можуть відповідати значенню напруг живлення.

Виходи тригера (і сигнали на цих виходах) прийнято позначати літерами Q і $\overline{Q}$. Рівні напруг на обох виходах тригера завжди різні. Стани виходів, коли Q = 0, а $\overline{Q}$ = 1, прийнято називати, що в тригер записаний нуль, а коли Q = 1, а $\overline{Q}$ = 0, прийнято називати, що в тригер записана одиниця. Залежно від комбінації вхідних сигналів, які приводять до перемикання виходів тригера, тригери поділяють на декілька типів: RS-, JK-, D-тригери та ін.



Рис. 18.1. Узагальнена структурна схема тригера.

Структуру тригерів, які виготовляються в мікросхемах, пояснює рис. 18.1. Статичним елементом пам'яті, який зберігає інформацію, є простий тригер, виготовлений на двох логічних елементах І-НІ або АБО-НІ. Перемикання цього тригера відбувається під дією сигналів S′ (set - встановлювати) та R′ (reset - повернення, встановити у вихідний стан), які формуються схемою керування. Логічні значення сигналів S′ та R′ залежать від логічних сигналів на входах керування X1, ..., Xm, а також від логічних сигналів на виходах Q і $\overline{Q}$.

Залежно від схемотехнічної реалізації та типу елементів пам'яті тригери поділяють на статичні, динамічні та статико-динамічні. Якщо зміна стану виходу тригера відбувається лише тоді, коли на спеціальний вхід C (clock) надходить сигнал синхронізації (синхроімпульс), то тригер називають синхронним. Тригери можуть синхронізуватися або по рівню, або по фронту синхроімпульсу.

Тригери, які синхронізуються по рівню, можуть змінювати стан виходу протягом часу тривалості синхроімпульсу, коли на керуючі входи надходять відповідні сигнали, тобто можуть перемикатись декілька разів за час дії одного синхроімпульсу. Протягом часу, коли синхроімпульси відсутні, стан виходу таких тригерів не змінюється при будь-яких змінах керуючих сигналів на вході.

Тригери, які синхронізуються по фронту (або по спаду), змінюють стан виходу лише тоді, коли на вході синхронізації сигнал змінюється з низького рівня на високий (або з високого - на низький), а в моменти часу, коли встановився сигнал синхронізації, стан виходу тригерів не змінюється при будь-яких змінах керуючих сигналів на вході. За час, протягом якого триває один імпульс синхронізації, тригер, що синхронізується по фронту, може змінити стан виходу лише один раз.

Тригери, в яких відсутній вхід синхронізації, називають асинхронними, тому перемикання асинхронних тригерів відбувається завжди, коли на керуючих входах встановлюються відповідні сигнали.

Тип тригера визначають за його характеристичним рівнянням або за таблицею станів (таблицею істинності), які показують значення вихідного сигналу Q^{n+1} після перемикання (в момент часу t^{n+1} після закінчення дії синхросигналу) в залежності від значення керуючих сигналів і стану виходу Q^n до перемикання тригера. Математично закон подається у вигляді:

$$Q^{n+1} = f(Q^n, X_i^n),\ i = 1, 2, ..., m,$$

де Q^{n+1} - стан тригера після закінчення дії синхросигналу в момент часу t^{n+1}; Q^n - стан тригера до приходу синхросигналу; X_i^n - значення сигналів на входах керування в момент t^n; m - число входів керування.

За рівнем вхідних сигналів на входах керування тригери поділяють на тригери з прямими входами, в яких запис інформації проводиться високим рівнем напруги (логічною 1), і на тригери з інверсними входами, в яких запис інформації проводиться низьким рівнем напруги (логічним 0).

Тригери RS-типу. RS-тригер - це тригер з двома інформаційними входами R і S. При подачі сигналу запису по входу S в тригер записується 1, тобто $Q = 1$, $\overline{Q} = 0$. При подачі сигналу запису по входу R в тригер записується 0. Одночасно подача сигналів запису на входи - заборонена комбінація, оскільки після закінчення дії цих сигналів виходи тригера з рівною ймовірністю можуть встановитись в один із двох стійких станів.

Асинхронний RS-тригер. Це найбільш простий тригер. Як самостійний пристрій він використовується рідко, проте є основою для побудови більш складних схем тригерів. Залежно від логічної схеми розрізняють RS-тригери з прямими та інверсними входами. Їх схеми та умовні графічні позначення наведені на рис. 18.2. Схеми таких тригерів складаються лише із двох логічних елементів. Тригер з прямими входами виготовляють на двох двовходових логічних елементах АБО-НІ (рис. 18.2,*а*), а тригер з інверсними входами - на двох двовходових логічних елементах І-НІ (рис. 18.2,*б*).



Рис. 18.2. Асинхронні RS-тригери: *а* - RS-тригер з прямими входами і його умовне позначення; *б* - RS-тригер з інверсними входами і його умовне позначення.

Логічні стани виходів тригерів для всіх можливих наборів вхідних сигналів наведені в таблиці станів (перемикань) (табл. 18.1).

Символами Q^n та $\overline{Q}^n$ позначені сигнали, які були на виходах тригерів до встановлення на його входах активних рівнів. Активним називають рівень напруги на вході тригера (логічного елемента), який однозначно визначає рівень сигналу на його виході. Для тригера з прямими входами активним рівнем напруги є високий - логічна 1, а для тригера з інверсними входами активним рівнем напруги є низький - логічний 0. Рівень напруги на вході тригера, встановлення якого не приводить до зміни логічного рівня на його виході, називають пасивним. Символами Q^{n-1} та $\overline{Q}^{n+1}$ позначені сигнали, які встановлюються на виходах тригерів після подачі інформації на його входи.

Якщо на входах тригера з прямими входами встановлюється комбінація сигналів S = 1, R = 0, то вихідні сигнали приймають значення $Q^{n-1} = 1$, $\overline{Q}^{n+1} = 0$. Такий режим називають режимом запису логічної одиниці.

Коли на вході S зняти логічну 1, тобто встановити логічний 0, то стан виходів тригера не зміниться. Режим S = 0, R = 0 називають режимом зберігання інформації.

Якщо на входах тригера з прямими входами встановлюється комбінація сигналів S = 0, R = 1, то вихідні сигнали приймають значення $Q^{n+1} = 0$, $\overline{Q}^{n+1} = 1$. Такий режим називають режимом запису логічного нуля.

Комбінація сигналів S = 1, R = 1 приводить до встановлення на виходах тригера однакових рівнів напруги $Q^{n+1} = 0$, $\overline{Q}^{n+1} = 0$, а при одночасному знятті активних

Таблиця 18.1. Таблиця станів RS-тригерів

Входи		*Виходи*			
S	R	Логіка АБО-НІ		Логіка І-НІ	
		Q^{n+1}	$\overline{Q}^{n+1}$	Q^{n+1}	$\overline{Q}^{n+1}$
0	0	Q^n	$\overline{Q}^n$	X	X
1	0	1	0	0	1
0	1	0	1	1	0
1	1	X	X	Q^n	$\overline{Q}^n$

Примітка: X - заборонений стан.

сигналів на входах тригер з рівною ймовірністю може встановитись в 1 або в 0. Набір сигналів S = 1, R = 1 називають забороненим. Робота RS-тригера описується характеристичним рівнянням:

$$Q^{n+1} = S^n + \overline{R}^n Q^n.$$

Для тригера з інверсними входами режим запису логічної одиниці реалізується при $\overline{S} = 0$, $\overline{R} = 1$, режим запису логічного нуля - при $\overline{S} = 1$, $\overline{R} = 0$. При $\overline{S} = 1$, $\overline{R} = 1$ відбувається зберігання інформації. Комбінація вхідних сигналів $\overline{S} = 0$, $\overline{R} = 0$ є забороненою. Характеристичне рівняння, яке описує роботу тригера, має вигляд:

$$Q^{n+1} = \overline{S}^n + R^n Q^n.$$

Час перемикання асинхронного RS-тригера $t_п$ складається з часу затримки поширення при увімкненні $t^{1,0}_{зт.п}$ і часу затримки поширення при вимиканні $t^{0,1}_{зт.п}$:

$$t_п = t^{1,0}_{зт.п} + t^{0,1}_{зт.п}.$$

Синхронний RS-тригер. Схема синхронного RS-тригера із синхронізацією по рівню (із статичним керуванням записом інформації) на логічних елементах І-НІ та його умовне зображення наведені на рис. 18.3. На логічних елементах DD1 і DD2 зібрана схема керування, а на DD3 і DD4 - асинхронний RS-тригер.



Рис. 18.3. Синхронний RS-тригер з прямими входами і його умовне позначення.

Таблиця 18.2. Таблиця станів синхронного RS-тригера

Входи			*Виходи*	
C	S	R	Q^{n+1}	$\overline{Q}^{n+1}$
0	X	X	Q^n	$\overline{Q}^n$
1	0	0	Q^n	$\overline{Q}^n$
1	1	0	1	0
1	0	1	0	1
1	1	1	X	X

Примітка: X - будь-який логічний стан.

Цей тригер має прямі статичні входи, тобто активний рівень сигналів по входах R, C і S є рівнем логічної одиниці.

Коли на вхід синхронізації C подати сигнал логічної одиниці C = 1, то робота тригера аналогічна роботі асинхронного RS-тригера. При C = 0 сигнали на входах R і S не впливають на стан виходу тригера. Комбінація сигналів R = S = C = 1 є забороненою. Табл. 18.2 відображає всі режими роботи такого тригера. Логіка роботи RS-тригера описується характеристичним рівнянням:

$$Q^{n+1} = C^n S^n + \overline{C}^n Q^n + \overline{R}^n Q^n.$$

Схема синхронного RS-тригера з динамічним керуванням записом інформації (синхронізація по фронту) і його умовне зображення наведені на рис. 18.4. На логічних елементах DD1 - DD4 зібрана схема керування, а на DD5 і DD6 - асинхронний RS-тригер, який відіграє роль елемента пам'яті. Цей тригер має інверсні статичні входи $\overline{S}$ і $\overline{R}$ (активний рівень - низький), вхід C - прямий динамічний. Запис інформації в тригер здійснюється фронтом (зміна сигналу від низького рівня до високого) синхроімпульсу, який подається на вхід C, згідно з комбінацією сигналів на інформаційних входах $\overline{S}$ і $\overline{R}$. Роботу тригера для основних наборів вхідних сигналів можна прослідкувати, користуючись табл. 18.3.



Рис. 18.4. Синхронний RS-тригер з динамічним керуванням і його умовне позначення.

Таблиця 18.3. Таблиця станів синхронного RS-тригера з динамічним керуванням

Входи			*Внутрішні виходи*				*Виходи*	
C	S	R	A1	S′	R′	A2	Q^{n+1}	$\overline{Q}^{n+1}$
X	1	1	0	1	1	0	Q^n	$\overline{Q}^n$
X	0	1	1	1	1	0	Q^n	$\overline{Q}^n$
X	1	0	0	1	1	1	Q^n	$\overline{Q}^n$
↑	0	1	1	0	1	0	1	0
↑	1	0	1	1	0	1	0	1
↑	1	1	0	1	1	0	Q^n	$\overline{Q}^n$

Примітка: X - будь-який логічний стан; ↑ - зміна рівня сигналу з низького на високий.

Синхронний двоступеневий RS-тригер з динамічним керуванням показаний на рис. 18.5. Це тригер структури "майстер-помічник" (master-slave). Він складається з двох однакових синхронних RS-тригерів із статичним керуванням. Входи синхронізації C обох тригерів з'єднані між собою через інвертор DD1.



Рис. 18.5. Синхронний RS-тригер з динамічним керуванням типу MS: *а* - логічна схема; *б* - структурна схема; *в* - умовне позначення.

Якщо C = 1, то перший тригер (M) сприймає інформацію у відповідності з сигналами на його входах S і R. Другий тригер (S) не працює, оскільки на його вході синхронізації логічний 0. Якщо на вході синхронізації тригера M логічний нуль (C = 0), то тригер S сприймає інформацію з виходів першого тригера.

Двоступеневі тригери типу MS сприймають інформацію з входів S і R у першу частину схеми в момент зміни напруги на вході C з низького рівня на високий (по фронту синхроімпульсу). В цей момент часу в другу частину схеми інформація потрапити не може. Коли напруга на вході C змінюється з високого рівня на низький (спад синхроімпульсу), інформація з виходів першого тригера переписується на вихід другого тригера. Таким чином, інформація з входів S і R передається на вихід із затримкою, яка рівна тривалості імпульсу синхронізації.

Тригери D-типу. D-тригером називають тригер з одним інформаційним входом. У D-тригерах сигнал на виході Q після перемикання (у момент часу t^{n+1}) збігається із значенням сигналу на вході D до перемикання (у момент часу t^n). Основне призначення D-тригерів - затримка сигналу, який подається на вхід D. Такі тригери мають інформаційний вхід (вхід даних) і вхід синхронізації C. Вхід синхронізації C може бути статичним або динамічним. У тригерів із статичним входом C стан виходу повторює логічний стан входу, доки на вході C підтримується логічна 1. У тригерах з динамічним входом C інформація з входу передається на вихід лише в момент зміни рівня сигналу на вході синхронізації.

Схемотехнічна реалізація D-тригерів може бути різна. На рис. 18.6 показана схема статичного D-тригера і його умовне зображення. На логічних елементах DD1, DD2 зібрана схема керування, а на DD3 і DD4 - асинхронний RS-тригер з інверсними входами.



Рис. 18.6. Статичний D-тригер: *а* - логічна схема; *б* - умовне позначення; *в* - часові діаграми.

Коли на вході C логічний нуль, то стан виходів тригера не змінюється при зміні сигналу на інформаційному вході $Q^{n+1} = Q^n$. Режим C = 0 називають режимом зберігання інформації.

Якщо на вході C високий рівень напруги, інформація на прямому виході тригера буде повторяти інформацію, яка подається на вхід D, тобто $Q^{n+1} = D^n$.

Часові діаграми, які пояснюють роботу тригера, наведені на рис. 18.6,*в*. Робота D-тригера описується характеристичним рівнянням:

$$Q^{n+1} = \overline{C}^n Q^n + C^n D^n.$$

D-тригер можна отримати на основі RS-тригера, якщо входи R і S з'єднати через інвертор (рис. 18.7,*а*). В такому тригері виключається заборонений стан для входів R і S, оскільки $S = \overline{R}$. Обов'язковою умовою правильної роботи D-тригера є вимога, щоб інформація на вході D встановлювалась раніше від подачі на вхід C імпульсу синхронізації.



Рис. 18.7. D-тригер з динамічним керуванням і асинхронними RS-входами:
а - структурна схема на основі RS-тригера; *б* - логічна схема в базисі І-НІ;
в - умовне позначення.

В мікросхемах виготовляються комбіновані D-тригери. Прикладом такого тригера є комбінований D-тригер у мікросхемі К555ТМ2 (аналог 74LS74). Логічна схема і умовне зображення цього тригера показані на рис. 18.7. Входи R і S - асинхронні, інверсні, статичні. По цих входах схема працює, як асинхронний RS-тригер. При $\overline{S} = 0$, $\overline{R} = 1$ реалізується режим асинхронного запису логічної одиниці незалежно від сигналів на входах D і C. Коли $\overline{S} = 1$, а $\overline{R} = 0$, то на прямому виході тригера встановлюється низький рівень сигналу (режим асинхронного запису логічного нуля). Стан входів $\overline{S} = 1$, $\overline{R} = 1$ є пасивний. Комбінація вхідних сигналів $\overline{S} = 0$, $\overline{R} = 0$ заборонена.

Вхід C - прямий, динамічний. Запис інформації в тригер з входу D здійснюється фронтом синхроімпульсу (зміна сигналу від низького рівня до високого) за умови, що $\overline{S} = 1$, $\overline{R} = 1$.

Тригери JK-типу. JK-тригер має два інформаційних входи J і K. По входу J тригер встановлюється в одиницю, тобто Q = 1, $\overline{Q} = 0$, а по входу K - в нуль: Q = 0, $\overline{Q} = 1$. Особливістю JK-тригерів є те, що в них відсутні заборо-

нені набори вхідних сигналів. По входах J і K тригери працюють подібно RS-тригеру, причому вхід J відповідає S-входу, а вхід K - R-входу.

JK-тригери відносяться до універсальних пристроїв. Їхня універсальність полягає в тому, що вони можуть виконувати функції RS-, D- і T-тригерів. У мікросхемах випускаються комбіновані JK-тригери. Ці тригери мають додаткові асинхронні входи R і S для встановлення виходів тригера в стан логічного 0 або логічної 1.

За способом керування записом інформації JK-тригери, як і RS-тригери, можуть бути асинхронними та синхронними. Проте в інтегральній схемотехніці застосовуються лише синхронні JK-тригери.



Рис. 18.8. Синхронний JK-тригер: *а* - структурна схема на основі RS-тригера: *б* - логічна схема в базисі І-НІ; *в* - умовне позначення.

На рис. 18.8 показана схема синхронного JK-тригера зі статичним керуванням. Такий тригер реалізується на основі синхронного RS-тригера шляхом встановлення додаткових обернених зв'язків із виходів на входи. Цей схемотехнічний прийом дозволяє усунути невизначеність у таблиці станів тригера.

При вхідних сигналах J = K = 0 стан виходів тригера не змінюється, оскільки логічний 0 на входах логічних елементів DD1 і DD2 забороняє проходження сигналів від інших входів і встановлює на їх виходах високий рівень сигналу (R′ = S′ = 1).



Рис. 18.9. Часові діаграми роботи JK-тригера.

Таблиця 18.4. Таблиця станів синхронного JK-тригера

Режим роботи	C	J	K	Q^{n+1}	$\overline{Q}^{n+1}$
Зберігання	X	0	0	Q^n	$\overline{Q}^n$
Запис 1	↑	0	1	1	0
Запис 0	↑	1	0	0	1
Перемикання	↑	0	1	$\overline{Q}^n$	Q^n

Примітка: X - будь-який логічний стан;
↑ - зміна рівня сигналу з низького на високий.

Якщо на входах встановити комбінацію сигналів J = 1, K = 0 і подати високий рівень сигналу на вхід C, то вихідні сигнали приймуть значення $Q^{n+1}=1,\ \overline{Q}^{n+1}=0$. Комбінація J = 0, K = 1 обумовлює запис логічного нуля в тригер: $Q^{n+1}=0,\ \overline{Q}^{n+1}=1$.

Коли на входах одночасно встановити високий рівень напруги J = 1, K = 1, то по фронту синхроімпульсу на вході C стан виходу тригера зміниться на протилежний: $Q^{n+1}=\overline{Q}^{n},\ \overline{Q}^{n+1}=Q^{n}$. Дійсно, якщо $Q^{n}=1$, а $\overline{Q}^{n}=0$, то на вході логічного елемента DD2 встановиться логічна 1, а на вході DD1 - логічний 0. Тоді по фронту синхроімпульсу виробляються сигнали S′ = 1, R′ = 0 і на виході тригера встановиться логічний 0. Якщо $Q^{n}=0$, а $\overline{Q}^{n}=1$, то на вході логічного елемента DD2 встановиться логічний 0, а на вході DD1 - логічна 1. По фронту синхроімпульсу виробляються сигнали S′ = 0, R′ = 1 і на виході тригера встановиться логічна 1. Такий режим роботи тригера називають режимом перемикання. Основні режими роботи JK-тригера показані в табл. 18.4, а часові діаграми, які відображають ці режими, - на рис. 18.9.

Логічна структура динамічного двоступеневого JK-тригера показана на рис. 18.10. За принципом запису інформації і за структурою цей тригер аналогічний RS-тригеру типу MS, лише його схема доповнена оберненими зв'язками з виходу на вхід. У деяких мікросхемах логічні елементи DD1, DD2 мають ще додаткові логічні входи, які розширюють функціональні можливості мікросхеми. Наприклад, мікросхема К155ТВ1 (аналог 7472) має три входи J і три входи K. В мікросхемі К555ТВ15 (аналог 74LS109) вхід K - інверсний.



Рис. 18.10. Двоступеневий JK-тригер: *а* - структурна схема на основі RS-тригерів; *б* - умовне позначення.

По фронту тактового імпульсу на вході C інформація, що встановлена на входах J і K, записується в основний тригер M, а по спаду тактового імпульсу (у момент переходу напруги на вході C з високого рівня на низький) переписується в допоміжний тригер S (рис. 18.10). Вхідна комбінація J = K = 1 при будь-якому стані виходів тригера приводить до перемикання тригера (по спаду синхроімпульсу на вході C). Логіка роботи JK-тригера описується характеристичним рівнянням:

$$Q^{n+1}=J^{n}\overline{Q}^{n}+\overline{K}^{n}Q^{n}.$$

Тригери Т-типу. Тригером Т-типу (тригер для підрахунку імпульсів) називають логічний пристрій з двома стабільними станами виходу і одним входом. Т-тригер змінює стан виходу на протилежний кожного разу, коли на вході Т має місце зміна рівня сигналу заданого напрямку (від низького до високого або від високого до низького).



а) *б)* *в)*

Рис. 18.11. Динамічний Т-тригер: *а* - на основі RS-тригера; *б* - на основі D-тригера; *в* - на основі JK-тригера.

В інтегральному виконанні у вигляді самостійних виробів Т-тригери не випускаються. Вони реалізуються на основі динамічних RS-, JK- або D-тригерів шляхом відповідного з'єднання входів і виходів (рис. 18.11). Логіка роботи Т-тригера описується характеристичним рівнянням:

$$Q^{n+1} = \overline{Q}^n T^n + Q^n \overline{T}^n.$$

Завдання до лабораторної роботи

Завдання 1. Дослідження роботи асинхронного RS-тригера.

Зібрати асинхронний RS-тригер на логічних елементах І-НІ. АБО-НІ (рис. 18.2). Дослідити його роботу в статичному режимі. Скласти таблицю станів. Намалювати часові діаграми, які описують роботу тригера.

Завдання 2. Дослідження роботи синхронного RS-тригера.

Зібрати синхронний RS-тригер на логічних елементах І-НІ (рис. 18.3). Дослідити його роботу в статичному режимі. Скласти таблицю станів. Намалювати часові діаграми, які описують роботу тригера.

Завдання 3. Дослідження роботи статичного D-тригера.

Зібрати D-тригер на логічних елементах І-НІ (рис. 18.6). Дослідити його роботу в статичному режимі. Скласти таблицю станів. Намалювати часові діаграми, які описують роботу тригера.

Завдання 4. Дослідити в статичному режимі тригери в інтегральному виконанні: К555ТМ2, К155ТВ1, К531ТВ9. Скласти таблицю станів та намалювати часові діаграми.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- логічні схеми та опис роботи: асинхронного RS-тригера, синхронного RS-тригера, статичного D-тригера та JK-тригера;

- таблиці станів та часові діаграми досліджених тригерів:
- умовні графічні позначення досліджених мікросхем та їх таблиці станів.

Контрольні запитання

1. Який функціональний вузол наслідувального типу називають тригером?
2. Що розуміють під процесом перемикання тригера?
3. Поясніть термін "тригер встановився в 1".
4. Як одержати характеристичні рівняння для асинхронних RS-тригерів:

$$Q^{t+1} = S^t + \overline{R^t} \cdot Q^t; \qquad Q^{t+1} = \overline{S^t} + R^t \cdot Q^t.$$

5. Для заданої послідовності сигналів на входах RS-тригера (рис. 18.12,*а*) вкажіть логічний стан прямого виходу в різні моменти часу (*a, b, c, d, e, f*).



Рис. 18.12. До запитань 5, 8, 10, 13.

6. Напишіть таблицю станів для синхронного RS-тригера з прямими входами.
7. Намалюйте логічну схему синхронного RS-тригера з прямими входами на елементах І-НІ.
8. В якому режимі знаходиться синхронний RS-тригер (запис 1, запис 0, зберігання, заборонений стан) під час дії кожного тактового імпульсу на вході С (рис. 18.12,*б*)?
9. Намалюйте логічну схему D-тригера на логічних елементах І-НІ.
10. В якому режимі знаходиться D-тригер (асинхронний запис 0, асинхронний запис 1, запис 1, запис 0, зберігання, заборонений стан) під час дії кожного тактового імпульсу (рис. 18.12,*в*)?
11. Чи можна на основі синхронного RS-тригера одержати D-тригер?
12. Який тригер називають Т-тригером?
13. В якому режимі знаходиться JK-тригер (запис 1, запис 0, зберігання, перемикання) під час дії кожного тактового імпульсу (рис. 18.12,*г*)?

19. ДОСЛІДЖЕННЯ РЕГІСТРІВ

Мета роботи: вивчення принципів схемотехнічної реалізації регістрів на основі потенціальних логічних елементів в інтегральному виконанні.

Теоретичні відомості

Регістри відносяться до цифрових пристроїв наслідувального типу. В таких пристроях сукупність вихідних сигналів у довільний момент часу залежить як від сукупності вхідних сигналів у той самий момент часу, так і від станів внутрішніх елементів схеми пристрою в попередній момент часу. Запам'ятовувальними елементами пристроїв наслідувального типу є тригери.



а) *б)* *в)* *г)* *д)*

Рис. 19.1. Основні типи регістрів.

Регістром називають електричну схему, яка служить для зберігання та простих перетворень двійкових чисел. Під простими перетвореннями розуміють переміщення розрядів числа на задане число позицій ліворуч або праворуч. Базовими елементами пам'яті регістрів є тригери, які доповнюються ком-

бінаційними схемами, що дозволяють реалізувати різні зв'язки між розрядами регістра та керувати уведенням та виведенням чисел. Основне функціональне призначення регістрів - оперативна пам'ять для багаторозрядних двійкових чисел.

Залежно від способів уведення і виведення інформації регістри поділяють на такі групи: паралельні (рис. 19.1,*а*), послідовні (рис. 19.1,*б*), послідовно-паралельні (рис. 19.1,*в*), паралельно-послідовні (рис. 19.1,*г*), комбіновані, або універсальні (рис. 19.1,*д*).

У паралельних регістрах (рис. 19.1,*а*) уведення (виведення) усіх розрядів числа А відбувається одночасно під керуванням сигналу синхронізації С. Такі регістри називають регістрами пам'яті. Для побудови n-розрядного регістра пам'яті потрібно n тригерів. Звичайно паралельні регістри реалізуються на базі D- або RS-тригерів, синхронізованих фронтом або рівнем сигналу. Попереднє "чищення" регістрів, тобто встановлення всіх виходів у стан Q = 0, здійснюється шляхом подачі сигналів на асинхронні входи R.

У послідовних регістрах (рис. 19.1,*б*) уведення і виведення інформації здійснюється через один інформаційний вхід і один вихід по одному розряду одночасно з переміщенням розрядів числа. Такі регістри називають регістрами переміщення, або зсувовими. Регістри переміщення, які здійснюють переміщення інформації ліворуч або праворуч (залежно від рівня сигналу керування), називають реверсивними.

Послідовно-паралельні регістри (рис. 19.1,*в*) мають один інформаційний вхід для послідовного уведення розрядів числа шляхом переміщення цих розрядів від одного тригера до іншого і комбінаційну схему для одночасного читання всіх розрядів цього числа. Такі регістри виконують перетворення послідовного коду в паралельний.



Рис. 19.2. Структурна логічна схема паралельного регістра на RS-тригерах.

У паралельно-послідовних регістрах (рис. 19.1,*г*) інформація уводиться паралельним кодом через комбінаційну схему під керуванням синхроімпульсу, а виводиться через один вихід по одному розрядові у моменти надходження синхроімпульсів. Такі регістри виконують перетворення паралельного коду в послідовний.

Універсальні регістри (рис. 19.1,*д*) поєднують у собі можливості всіх перерахованих регістрів, крім того, дозволяють від'єднувати виходи регістра від спільної інформаційної шини (шляхом реалізації Z-стану).

Паралельні регістри. Структурна схема n-розрядного регістра пам'яті на асинхронних RS-тригерах зображена на рис. 19.2. Для зберігання n-розрядного двійкового числа регістр повинен містити n однакових елементів пам'яті з комбінаційними схемами керування. Для паралельного уведення інформації на вхід кожного тригера подається відповідний розряд двійкового числа X (X1, X2. ..., Xn), а на вхід дозволу запису EI - сигнал запису, рівень якого відповідає логічній 1. Установка тригерів регістра в нульовий стан (Qi = 0) здійснюється шляхом подачі логічної 1 на вхід R. Виведення інформації з регістра в прямому або оберненому кодах здійснюється через логічні елементи І-АБО (DD1 - DDn, рис. 19.2) Для виведення інформації в прямому коді на вхід керування EO1 слід подати логічну 1, а для виведення інформації в оберненому коді логічна 1 подається на вхід EO2. При EO1 = 0 і EO2 = 0 на всіх виходах регістра встановлюються рівні логічного 0. Основний недолік такого типу регістрів - перед кожним записом інформації потрібно очищувати регістр, тому запис нової інформації здійснюється за два такти синхронізації.



Рис. 19.3. Структурна логічна схема паралельного регістра на синхронних D-тригерах.

На рис. 19.3 показана логічна схема паралельного регістра на основі синхронних D-тригерів. Запис інформації з входів D1 - Dn в регістр здійснюється по фронту сигналу, який подається на вхід C. Для виведення інформації з регістра служить комбінаційна схема на основі буферних логічних елементів DD1. DD2, ... DDn. Якщо EO = 1, то інформація з виходів тригерів передається на вихідні лінії Q1, Q2, ... Qn. При EO = 0 на всіх виходах буде логічний 0. Дуже зручними для обслуговування шин даних у цифрових системах виявились буферні логічні елементи із Z-станом.



Рис. 19.4. Умовні графічні позначення паралельних регістрів ТМ8, ТМ9 та ИР23. Внизу в дужках вказані шифри цих мікросхем у серії 74.

Приклади паралельних регістрів на синхронних D-тригерах, виготовлених у мікросхемах серії ТТЛ, наведені на рис. 19.4. Мікросхеми ТМ8 і ТМ9 (серій 155, 555, 531, 1533, 74, 74LS, 74S, 74ALS) містять чотири і шість D-тригерів відповідно. Вони мають спільні входи R встановлення виходів у стан з низьким рівнем та входи синхронізації С. Тригери мікросхеми ТМ9 мають лише прямі виходи, а тригери ТМ8 - прямі й інверсні виходи. Мікросхеми К15533ТМ8 і К15533ТМ9 мають підвищену навантажувальну здатність за рахунок того, що кожний вихід має додатковий інвертор. У табл. 19.1 наведені основні режими роботи тригерів у мікросхемах ТМ8 та ТМ9. Встановлення всіх тригерів у стан Q = 0 відбудеться, коли на асинхронний вхід R подати напругу низького рівня. Сигнали на входах С і D в цей час не впливають на стан виходів. Інформацію з входів D можна записувати в тригери, якщо на вході R напруга високого рівня (логічна 1). Тоді при додатному перепаді напруги на вході синхронізації С (зміна напруги з низького рівня на високий) інформація з входів D перепишеться на виходи Q.

Таблиця 19.1. Режими роботи паралельних регістрів ТМ8 та ТМ9

Режими роботи	R	D	C	Q	$\overline{Q}$
Встановлення виходів у 0	0	X	X	0	1
Запис 1	1	1	↑	1	0
Запис 0	1	0	↑	0	1

Таблиця 19.2. Режими роботи 8-розрядного паралельного регістра ИР23

Режими роботи	ЕО	D	C	Q
Запис і читання	0	1	↑	1
	0	0	↑	0
Запис та від'єднання виводів	1	1	↑	Z
	1	0	↑	Z

Мікросхема ИР23 містить 8 синхронних D-тригерів, її структура відповідає рис. 19.3. Вихідні буферні підсилювачі мають Z-стан, який можна реалізувати, подавши на вхід ЕО напругу високого рівня. У табл. 19.2 наведені основні режими роботи регістра ИР23.

Послідовні регістри. Такі регістри звичайно реалізуються на базі D-, JK- або RS-тригерів з обов'язковою синхронізацією фронтом синхроімпульсу. Оскільки в цих регістрах уведення (виведення) інформації здійснюється послідовно, розряд за розрядом, з переміщенням (передачею) стану попереднього тригера наступному (рис. 19.5), їх синтез зводиться до встановлення зв'язків

Таблиця 19.3

Q_{i+1}^{n}	Q_i^n	Q_i^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1



Рис. 19.5. Структура послідовного регістра (регістра переміщення).

J	K	$Q^n \to Q^{n+1}$
0	X	00
1	X	01
X	1	10
X	0	11

а)

Q_i^n \ Q_{i+1}^n	0	1
0	00	01
1	10	11

$Q_i^n \to Q_i^{n+1}$

б)

$J_i =$

Q_i^n \ Q_{i+1}^n	0	1
0	0	1
1	X 0	X 1

$J_i^n = Q_{i+1}^n$

в)

$K_i =$

Q_i^n \ Q_{i+1}^n	0	1
0	X 1	X 0
1	1	0

$K_i^n = \overline{Q_{i+1}^n}$

г)

Рис. 19.6. Таблиця переходів (*а*), матриця переходів (*б*)
та карти Карно для функцій збудження JK-тригера (*в, г*).

між тригерами для конкретних типів тригерів, які використовуються. Для цього достатньо розглянути процес передавання інформації між і-тим тригером та (і + 1)-м при зсувові праворуч або (і – 1)-м при переміщенні ліворуч.

Синтез послідовних регістрів зручно проводити, використовуючи табличний метод. Розглянемо синтез регістра на синхронних JK-тригерах, який переміщує інформацію праворуч. Для цього складаємо таблицю можливих переходів і-того тригера із стану Q_i^n (до приходу синхроімпульсу на вхід С) в стан Q_i^{n+1} (після приходу синхроімпульсу) в залежності від його власного стану Q_i і стану попереднього тригера в цей же момент часу Q_{i+1} (табл. 19.3).

На основі таблиці переходів JK-тригера (рис. 19.6.*а*) складаємо матрицю переходів JK-тригера (рис. 19.6.*б*), а згідно з нею - карти Карно функцій збудження для входів J і K і-того тригера. Мінімізуючи функції збудження і-того тригера, одержуємо, що $J_i^n = Q_{i+1}^n$, а $K_i^n = \overline{Q}_{i+1}^n$. Таким чином, для синтезу регістра потрібно сигнали з прямого та інверсного виходів попереднього тригера подати відповідно на входи J і K.



Рис. 19.7. Логічна структура послідовних регістрів:
а - на JK-тригерах; *б* - на D-тригерах.

Аналогічно з'єднують між собою всі тригери регістра, окрім n-го, який є вхідним (рис. 19.7,*а*), на його входи розряди числа, яке уводиться, повинні подаватися, починаючи з молодшого, як в прямому (на вхід J), так і в інверсному (на вхід K) кодах. Число буде записане в регістр після надходження n синхроімпульсів. При цьому на прямий вихід першого тригера буде виводитися прямий, а на інверсний - обернений код записаного в регістр числа.

Подібно синтезуються регістри переміщення праворуч на синхронних D-тригерах. Відмінність буде в тому, що введення інформації здійснюється лише в прямому коді, який надходить на вхід D (рис. 19.7,*б*), а зв'язок між тригерами буде з прямих виходів попередніх тригерів на D-входи наступних.

На рис. 19.8 зображена структурна схема чотирирозрядного універсального регістра з послідовним або паралельним уведенням інформації та паралельним виведенням її (мікросхема К555ИР16, аналог 74LS295).



Рис. 19.8. Структурна логічна схема чотирирозрядного універсального регістра (мікросхема К555ИР16).

Регістр може виконувати такі операції: уведення інформації паралельним кодом; переміщення праворуч; уведення інформації послідовним кодом; зберігання. Він реалізований на чотирьох синхронних RS-тригерах, увімкнених по схемі D-тригера (вхід S з'єднаний із входом R через інвертор). Перемикання цих тригерів відбувається по спаду синхроімпульсів (по перепаду 1,0).

Регістр має: входи D0 - D3 для запису інформації паралельним кодом; вхід керування PE для вибору режиму; вхід синхронізації (тактовий вхід) C; вхід SI для уведення інформації послідовним кодом; вхід дозволу по виходу EO; чотири виходи Q0 - Q3 з кожного розряду регістра.

Якщо на вхід PE подати напругу високого рівня, то дані з входів D0 - D3 паралельним кодом записуються в регістр у момент часу, коли сигнал на вхо-

ді С змінюється з високого рівня на низький (по від'ємному перепаду тактового імпульса). Уведення інформації послідовним кодом, а також її переміщення праворуч відбувається при напрузі низького рівня на вході РЕ. Вхідна інформація подається на вхід SI. По перепаду тактових імпульсів на вході С з 1 в 0 дані послідовно переміщуються з входу SI на вихід Q0, а потім на Q1, Q2 і Q3 (тобто праворуч). Інформація в послідовному коді перетворюється в паралельний код і після чотирьох тактових імпульсів може бути прочитана з виходів Q0 - Q3.

Якщо на вхід дозволу по виходу ЕО подати напругу низького рівня, то виходи Q0 - Q3 переходять у Z-стан (від'єднуються від виходів тригерів). Режими роботи регістра наведені в табл. 19.4.

Таблиця 19.4. Режими роботи 4-розрядного універсального регістра ИР16

Режими роботи	*Входи керування і синхронізації*			*Послідовний вхід*	*Паралельні входи*				*Виходи*			
	C	PE	EO	SI	D0	D1	D2	D3	Q0	Q1	Q2	Q3
Запис паралельного коду і читання	↓	1	1	X	0	0	0	0	0	0	0	0
				X	1	1	1	1	1	1	1	1
Запис послідовним кодом і переміщення праворуч	↓	0	1	0	X	X	X	X	0	Q0	Q1	Q2
				1	X	X	X	X	1	Q0	Q1	Q2
Запис та від'єднання виводів	↓	1	0	X	0	0	0	0	Z	Z	Z	Z
				X	1	1	1	1	Z	Z	Z	Z
Читання	X*	X	1	X	X	X	X	X	Дані, які записані в попередньому такті синхронізації			

Примітка: ↓ - перепад з 1 в 0; X - будь-яке логічне значення; X* - будь-яке логічне значення, окрім перепаду з 1 в 0.

Завдання до лабораторної роботи

Завдання 1. Дослідити основні режими роботи паралельного регістра в мікросхемі К155ТМ8.

Завдання 2. На базі синхронних D-тригерів із мікросхеми К155ТМ8, користуючись рис. 19.7,*б*, синтезувати послідовний регістр з переміщенням інформації праворуч.

Завдання 3. Дослідити основні режими роботи універсального регістра в мікросхемі К555ИР16.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- логічні структурні схеми та короткий опис роботи регістрів пам'яті та регістрів переміщення;
- перелік основних режимів роботи регістрів у мікросхемах К155ТМ8, К555ИР16 та часові діаграми, які описують їх роботу.

Контрольні запитання

1. Назвіть основні типи регістрів.
2. Які регістри називають паралельними?
3. Які регістри називають послідовними (зсувові регістри, або регістри переміщення)?
4. На прикладі п'ятирозрядного послідовного регістра поясніть операцію переміщення бітів числа праворуч.
5. На прикладі п'ятирозрядного послідовного регістра поясніть операцію переміщення бітів числа ліворуч.
6. Намалюйте схему 6-розрядного паралельного регістра на динамічних D-тригерах та поясніть принцип роботи регістра.
7. Поясніть термін "паралельний регістр із Z-станом виходів".
8. На рис. 19.9 наведена схема 5-розрядного послідовного регістра переміщення праворуч на D-тригерах і його умовне графічне позначення. Поясніть принцип роботи регістра.



Рис. 19.9. До запитань 8 - 11.

9. Намалюйте часові діаграми сигналів на виходах Q регістра (рис. 19.9), якщо на його вхід C подати п'ять тактових імпульсів. На вході SI постійно підтримується високий рівень напруги. Вихідний стан регістра: Q0 = Q1 = = Q2 = Q3 = Q4 = 0.
10. Яким чином можна очистити (встановити виходи в стан 00000) 5-розрядний зсувовий регістр (рис. 19.9)?
11. Як завантажити двійкове число 10100 у 5-розрядний зсувовий регістр (рис. 19.9)?
12. Назвіть режими роботи регістра переміщення (рис. 19.10) під час дії кожного із шести тактових імпульсів. Для відповіді користуйтесь термінами: "послідовне завантаження даних", "переміщення праворуч", "чищення".



Рис. 19.10. До запитань 12, 13.



Рис. 19.11.
До запитань 14, 15.

13. Визначте вміст регістра (рис. 19.10) після проходження 6 тактових імпульсів (*a* - перший, *f* - останній імпульс).
14. На рис. 19.11 наведена схема кільцевого регістра з логічним оберненим зв'язком. Намалюйте часові діаграми сигналів на виходах Q регістра, якщо на його вхід С надходять тактові імпульси. Вихідний стан регістра: Q0 = Q1 = Q2 = Q3 = Q4 = 0.
15. Намалюйте часові діаграми сигналів на виходах Q кільцевого регістра з логічним оберненим зв'язком (рис. 19.11), якщо на його вхід С надходять тактові імпульси. Вихідний стан регістра: Q0 = 1, Q1 = Q2 = Q3 = Q4 = 0.

20. ДОСЛІДЖЕННЯ ЛІЧИЛЬНИКІВ ІМПУЛЬСІВ

Мета роботи: вивчення принципів схемотехнічного проектування лічильників імпульсів на основі тригерів; дослідження властивостей лічильників в інтегральному виконанні.

Теоретичні відомості

Лічильниками називають функціональні вузли наслідувального типу, стан виходу яких визначається кількістю імпульсів, що надійшли на їх вхід.

Розрізняють лічильники з природним і довільним порядком рахунку. Лічильники з природним порядком рахунку змінюють на одиницю код числа підрахованих імпульсів при надходженні на вхід кожного імпульсу. Лічильники з довільним порядком рахунку формують вихідні сигнали після того, коли на вхід надійде певна кількість імпульсів.

За способом функціонування лічильники поділяють на додаючі, віднімаючі та реверсивні; за структурною організацією - на послідовні (асинхронні), паралельні (синхронні) та паралельно-послідовні.

Додаючий лічильник здійснює прямий рахунок, який полягає у збільшенні на одиницю числа на виходах лічильника при надходженні на його вхід чергового імпульсу. Віднімаючий лічильник призначений для зворотного рахунку, в процесі якого число на виходах лічильника зменшується на одиницю при надходженні на вхід чергового імпульсу. Реверсивний лічильник може працювати в режимах як прямого, так і зворотного рахунку.

Паралельні і послідовні лічильники відрізняються способом подачі на входи розрядних тригерів імпульсів, які підраховуються. У паралельному лічильнику імпульси надходять на входи синхронізації всіх розрядних тригерів одночасно, а в послідовному - лише на вхід синхронізації тригера першого розряду.

Модулем рахунку $К_р$ лічильника називають кількість імпульсів, що надійшли на вхід і повертають лічильник у вихідний стан. Кількість тригерів m, які необхідні для виготовлення лічильника з модулем рахунку $К_р$, визначається із співвідношення $К_р \le 2^m$.

Основними параметрами лічильника є його ємність, яка чисельно рівна модулю рахунку, і швидкодія. Швидкодія кількісно характеризується часом встановлення коду $t_{вст}$ (проміжок часу між моментом надходження на вхід імпульсу і моментом, коли завершився перехід виходів лічильника в новий стан) та роздільною здатністю $t_р$ (мінімальний проміжок часу між вхідними імпульсами, при якому ще не відбувається пропусків у рахунку).

Розглянемо роботу лічильника з $К_р = 8$. Для синтезу потрібно три тригери, які відповідають трьом розрядам двійкового числа. Позначимо Q2 - старший, Q0 - молодший розряди.

Таблиця 20.1. Таблиця переходів лічильника

N	*Попередній стан*			*Наступний стан*		
	$Q2^n$	$Q1^n$	$Q0^n$	$Q2^{n+1}$	$Q1^{n+1}$	$Q0^{n+1}$
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	1	1	0
6	1	1	0	1	1	1
7	1	1	1	0	0	0

Як видно з табл. 20.1, тригер молодшого розряду перемикається після кожного вхідного імпульсу (нулі й одиниці в стовпчику $Q0^{n+1}$ чергуються один за одним). У стовпці наступного розряду $Q1^{n+1}$ нулі й одиниці чергуються парами, потім (розряд $Q2^{n+1}$) - четвірками. Із цього випливає, що частота перемикань наступного тригера зменшується у два рази порівняно з частотою перемикань попереднього тригера. Тому лічильник можна побудувати у вигляді ланцюжка послідовно з'єднаних тригерів, які мають властивість ділення частоти послідовності імпульсів, що подаються на цей вхід, на два.



а)



б)

Рис. 20.1. Структурна схема *(а)* та часові діаграми *(б)* послідовного додаючого лічильника на JK-тригерах з модулем рахунку $K_p = 8$.

На рис. 20.1,*а* наведена схема додаючого лічильника на основі двоступеневих JK-тригерів, перемикання яких відбувається після спаду сигналів на вході C (після перепаду з 1 в 0), а на рис. 20.1,*б* - часові діаграми його роботи.

Імпульси, що підраховуються, подаються на вхід C першого тригера, а на виходах Q0, Q1, Q2 формується двійковий код числа підрахованих імпульсів. Тригери з'єднані так, що сигнал з прямого виходу попереднього тригера подається на вхід C наступного. Оскільки на входах J і K всіх тригерів встановлені логічні 1, то логічний стан виходу кожного тригера змінюється на протилежний в момент спаду сигналів на його вході C. Проте це перемикання відбувається із затримкою на час $t_{зт}$. Часові діаграми (рис. 20.1,*б*) показують

послідовність перемикань тригерів у відповідності з таблицею переходів, а також ілюструють накопичення затримки в міру передачі інформації від молодшого розряду до старшого. В результаті такого накопичення може відбуватися спотворення інформації. Дійсно, з рис. 20.1,*б* видно, що після четвертого імпульсу перехід тригерів у стан Q2 = 1, Q1 = 0 і Q0 = 0 затримується настільки, що відбувається лише під час приходу на вхід лічильника п'ятого імпульсу.

Для реалізації віднімаючого лічильника на входи С наступних тригерів (рис. 20.1,*а*) потрібно подавати сигнали з інверсних виходів попередніх тригерів.

Прикладом додаючих лічильників є мікросхеми типу ИЕ2, ИЕ4, ИЕ5 серії ТТЛ (їх аналоги 74LS90, 74LS92, 74LS93 відповідно). Вони близькі за логічною структурою і принципом роботи. Лічильники побудовані на чотирьох JK-тригерах, які перемикаються в момент перепаду сигналу з 1 в 0 на вході синхронізації. Тригери об'єднані у дві секції. Три тригери з'єднані послідовно (мікросхема ИЕ5), паралельно (мікросхема ИЕ2) та паралельно-послідовно (мікросхема ИЕ4) і утворюють лічильники з модулем рахунку 8, 5 та 6 відповідно. Друга секція складається з одного тригера. Така структура дозволяє використовувати секції окремо, а також з'єднувати їх по-різному між собою.

Крім тригерів, схеми лічильників мають логічні елементи, з допомогою яких здійснюється одночасне встановлення виходів усіх тригерів у певний логічний стан і зупиняється рахунок.



Рис. 20.2. Структурна схема лічильника в мікросхемі К155ИЕ5.

На рис. 20.2 наведена логічна структура мікросхеми К155ИЕ5 (аналог 7493). Три послідовно з'єднані тригери утворюють лічильник з модулем рахунку 8 (виходи Q2, Q3, Q4). Імпульси, які підраховуються, подаються на вхід С2. При послідовному з'єднанні всіх тригерів (вихід Q1 з'єднується з входом С2) отримується лічильник з модулем рахунку 16. Імпульси, які підраховуються, у цьому випадку слід подавати на вхід С1. Якщо послідовність вхідних імпульсів періодична, то частота сигналів на кожному з виходів Q1 - Q4 буде у 2, 4, 8 і 16 разів менша частоти вхідного сигналу. Тому такого типу мікросхеми часто використовують як подільники частоти.

Логічний елемент І-НІ забезпечує одночасне встановлення на всіх виходах лічильника низького рівня напруги (логічного 0), для цього на входах R1 і R2 слід встановити високий рівень напруги. Входи R1 і R2 можуть бути використані для створення лічильників з модулем рахунку, який менший 16.

Основним недоліком послідовних лічильників є їх відносно низька швидкодія, обумовлена перемиканням тригерів. Час затримки перемикання $t_{зтп}$ (рис. 20.1,*б*) обмежує допустимий мінімальний період надходження імпульсів.

Паралельні лічильники, в яких імпульси, що підраховуються, надходять на входи синхронізації всіх розрядних тригерів одночасно, позбавлені зазначеного недоліку. Ці лічильники можна проектувати на основі тригерів різних типів, однак найбільш вдалою є їх реалізація на базі JK-тригерів.



Рис. 20.3. Структурна схема паралельного додаючого лічильника на JK-тригерах з модулем рахунку $K_p = 8$.

Структурна схема паралельного додаючого лічильника з модулем рахунку $K_p = 8$ зображена на рис. 20.3. Тригер першого розряду перемикається при надходженні на вхід лічильника кожного імпульсу, тому що на його J- і K-входах постійно присутній сигнал логічної одиниці. Тригер другого розряду може перемикатися лише під впливом тих імпульсів, у момент надходження яких Q0 = 1. Для перемикання тригера третього розряду повинна виконуватися умова $J3 = K3 = Q1 \wedge Q2$.

Встановлення лічильника в нульовий початковий стан здійснюється подачею сигналу на вхід R.

Паралельний віднімаючий лічильник відрізняється від паралельного додаючого лише тим, що сигнали керування наступними тригерами беруться не з прямих, а з інверсних виходів попередніх тригерів.



Рис. 20.4. Структурна схема паралельного віднімаючого лічильника на JK-тригерах з модулем рахунку $K_p = 8$.

Структурна схема паралельного віднімаючого лічильника з модулем рахунку $K_p = 8$ зображена на рис. 20.4. Тригер першого розряду перемикається при надходженні на вхід лічильника кожного імпульсу, тому що на його J- і K-входах постійно присутній сигнал логічної одиниці. Тригер другого розряду перемикається лише під впливом тих імпульсів, у момент надходження яких $Q0 = 0$ ($\overline{Q0} = 1$). Для перемикання тригера третього розряду повинна виконуватися умова $J3 = K3 = \overline{Q1} \cdot \overline{Q2}$. Встановлення лічильника в нульовий початковий стан здійснюється подачею сигналу на вхід R.



Рис. 20.5. Структурна схема паралельного (синхронного) реверсивного лічильника на JK-тригерах з модулем рахунку $K_p = 8$.

Структурна схема паралельного реверсивного лічильника з модулем рахунку $K_p = 8$ зображена на рис. 20.5. У цьому лічильнику здійснюється додавання імпульсів, якщо на вхід T1 подати сигнал логічної одиниці, і віднімання імпульсів, якщо на вхід T2 подати сигнал логічної одиниці. При $T1 = T2 = 0$ лічильник не рахує імпульси, які подаються на входи C тригерів.

Прикладом синхронних реверсивних лічильників в інтегральному виконанні є лічильники в мікросхемах ИЕ6 та ИЕ7 серій ТТЛ (155, 555, 1533, 74. 74LS, 74ALS). За логічною структурою та функціонуванням вони однакові. Перший із них є двійково-десятковим, а другий - двійковим. Умовні графічні позначення цих лічильників представлені на рис. 20.6.



Рис. 20.6. Умовне графічне позначення лічильників в мікросхемах К155ИЕ6 та К155ИЕ7 (аналог 74192 та 74193).

Тактові входи: для рахунку на збільшення C_U (вивід 5) та на зменшення C_D (вивід 4) - динамічні. Стан лічильника буде змінюватися по фронту тактового імпульсу. Напрям рахунку (збільшення або зменшення на одиницю) визначається залежно від того. на який із тактових входів (вивід 5 або 4) подається додатний перепад. У цей час на другому тактовому вході слід зафіксувати високий рівень напруги. Встановлення лічильника в нульовий стан здійснюється подачею на вхід R високого рівня напруги.

Вхід дозволу паралельного запису PE - інверсний, статичний. Для запису певного числа в лічильник необхідно подати двійковий код цього числа на входи D1 - D4, а на вхід PE - низький рівень напруги. Рахунок розпочнеться із записаного числа. Одночасно з кожним десятим (шістнадцятим) імпульсом на вході C_U на виході TC_U (вивід 12) появляється імпульс, який повторює вхідний. В режимі віднімання одночасно з імпульсом на вході C_D, який переводить лічильник у стан 9 або 15, на виході TC_D (вивід 13) появиться вихідний імпульс. Виводи TC_U і TC_D використовуються для послідовного з`єднання лічильників.

Завдання до лабораторної роботи

Завдання 1. Дослідження схеми лічильника на D-тригерах з модулем рахунку 4.

Порядок виконання завдання:

- зібрати схему додаючого лічильника на D-тригерах (мікросхема К155ТМ2);
- прямі виходи тригерів приєднати до входів дисплейного дешифратора з позначками "1" і "2" (входи з позначками "4" і "8" потрібно приєднати до клеми "лог. 0");
- на вхід лічильника подати сигнал від схеми "Джерело логічних сигналів" (вибрати клему, яка має світлову індикацію стану з написом "лог. 0");
- натискуючи на кнопку "Інверсія", спостерігати за роботою лічильника по індикаторах логічного стану виходів та показаннях на дисплеї;
- намалювати часові діаграми роботи лічильника.

Завдання 2. Дослідження схеми лічильника на JK-тригерах.

Порядок виконання завдання:

- зібрати схему додаючого лічильника на JK-тригерах (мікросхема К155ИЕ5) з модулем рахунку 8 (рис. 20.2);
- на входи R1 і R2 (або на один із них) подати низький рівень напруги;
- виходи лічильника Q2, Q3, Q4 приєднати до входів дисплейного дешифратора з позначками "1", "2", "4" (вхід "8" потрібно приєднати до клеми "лог. 0");
- на вхід C2 лічильника подати сигнал від схеми "Джерело логічних сигналів" (вибрати клему, яка має світлову індикацію стану з написом "лог. 1");
- натискуючи на кнопку "Інверсія", спостерігати за роботою лічильника по індикаторах логічного стану виходів та показаннях на дисплеї;
- намалювати часові діаграми роботи лічильника.

Завдання 3. Дослідження подільника частоти.

Порядок виконання завдання:

- з'єднати вихід лічильника Q1 з входом C2;
- на вхід C1 лічильника подати сигнал від схеми "Джерело логічних сигналів";
- натискуючи на кнопку "Інверсія", спостерігати, що стан виходу Q4 змінюється після восьмого натискання на кнопку.

Завдання 4. Дослідження лічильника з модулем рахунку 12.

Порядок виконання завдання:

- з'єднати вихід лічильника Q1 з входом C2;
- на вхід C1 лічильника подати сигнал від схеми "Джерело логічних сигналів" (вибрати клему, яка має світлову індикацію стану з написом "лог. 1");
- вихід Q4 з'єднати з входом R1, а вихід Q3 - з R2.
- виходи лічильника Q1, Q2, Q3, Q4 приєднати до входів дисплейного дешифратора з позначками "1", "2", "4", "8";
- натискуючи на кнопку "Інверсія", спостерігати за роботою лічильника по індикаторах логічного стану виходів та показаннях на дисплеї;
- намалювати часові діаграми роботи лічильника.

Завдання 5. Дослідити основні режими роботи реверсивного лічильника в мікросхемі К155ИЕ7.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- структурні схеми та короткий опис роботи лічильників імпульсів на D- і JK-тригерах;
- часові діаграми, які описують роботу лічильників з модулями рахунку 4, 8, 12;
- перелік основних режимів роботи лічильника із мікросхеми К155ИЕ7 та часові діаграми, які описують його роботу.

Контрольні запитання

1. Назвіть основні ознаки, за якими здійснюється класифікація лічильників імпульсів, виготовлених у мікросхемах.
2. Який лічильник називають асинхронним?
3. Який лічильник називають синхронним?
4. Який порядок рахунку імпульсів лічильником називають прямим, а який зворотним?
5. Який лічильник називають двійковим, а який двійково-десятковим?
6. Як лічильник імпульсів встановлюється у вихідний стан?
7. Що називають модулем рахунку лічильника?
8. Якими способами можна описати роботу лічильника імпульсів?
9. Назвіть основні етапи проектування лічильників імпульсів на основі тригерів.



Рис. 20.7. До запитань 10 - 12.

10. Які логічні сигнали потрібно подати на входи J і K тригерів (рис. 20.7,*а*), щоб схема працювала в режимі рахунку імпульсів?
11. Яке двійкове число встановиться на виходах Q лічильника під час дії кожного із шести тактових імпульсів (рис. 20.7,*б*)? Вихідний стан лічильника: Q0 = Q1 = 1; Q2 = 0 (*а* - перший, *f* - останній імпульс).
12. Який модуль рахунку лічильника, структурна схема якого показана на рис. 20.7,*в*?
13. Скільки корпусів мікросхем чотирирозрядних двійкових лічильників потрібно для виготовлення лічильника імпульсів з модулем рахунку 1000?
14. Скільки корпусів мікросхем чотирирозрядних двійково-десяткових лічильників потрібно для виготовлення лічильника імпульсів з модулем рахунку 1000?
15. Як на двох мікросхемах К155ИЕ6 реалізувати лічильник з модулем рахунку 100?
16. Як на базі лічильника імпульсів виготовити подільник частоти імпульсів?
17. Як на виходах лічильника К155ИЕ7 (рис. 20.6) встановити логічні сигнали: Q1 = 1; Q2 = 0; Q3 = 0; Q4 = 1?

21. ДОСЛІДЖЕННЯ ОПЕРАЦІЙНОГО ПІДСИЛЮВАЧА

Мета роботи: вивчення принципу роботи операційного підсилювача та його основних параметрів. Дослідження інвертуючого та неінвертуючого підсилювачів напруги.

Теоретичні відомості

За принципом дії операційний підсилювач (ОП) подібний до звичайного підсилювача. Його основне призначення - підсилення електричних сигналів за напругою або за потужністю. Операційні підсилювачі виготовляються за схемою підсилювачів постійного струму з малою напругою зміщення нуля і великим коефіцієнтом підсилення. ОП характеризується великим значенням вхідного опору та малим значенням вихідного опору. Раніше подібні підсилювачі використовувалися виключно в аналогових обчислювальних пристроях для виконання математичних операцій, таких як додавання, інтегрування та ін. Це й обумовило їхню назву - операційні підсилювачі.

В даний час операційні підсилювачі виготовляються, як правило, у вигляді напівпровідникових інтегральних схем. Їх вартість порівняння з вартістю окремих транзисторів. Завдяки практично ідеальним властивостям ОП реалізація різних схем на їх основі виявляється набагато простішою, тому ОП замінюють окремі транзистори як елементи схем у багатьох областях аналогової схемотехніки.



а) *б)*

Рис. 21.1. Позначення операційного підсилювача на схемах (*а*) та приєднання джерел живлення (*б*).

Виводи та властивості операційного підсилювача. На рис. 21.1 показане позначення ОП на електричних схемах. Вхідна частина схеми операційного підсилювача виготовляється на основі диференціального підсилювача, тому ОП має два входи. Один із входів позначають знаком "мінус" і називають інвертуючим входом, а другий - знаком "плюс", його називають неінвертуючим входом. В області низьких частот фаза вихідної напруги ОП $U_{вих}$ збігається з фазою різниці вхідних напруг $U_2 - U_1$.

Щоб забезпечити можливість роботи операційного підсилювача як з додатними, так і з від'ємними сигналами, використовуються два джерела живлення E_1 та E_2, виходи яких приєднуються до відповідних виводів ОП +U та –U. Як правило, ОП, виготовлені у вигляді інтегральних схем, працюють з напругою живлення ±15 В. Як показано на рис. 21.1, вхідні та вихідна напруги вимірюються відносно спільного провідника Сп, яким є точка з'єднання двох різнойменних виводів джерел живлення. На принципових і структурних схе-



Рис. 21.2. Альтернативне позначення операційного підсилювача на схемах (номери виводів указані для мікросхеми К553УД2).



Рис. 21.3. Амплітудні характеристики операційного підсилювача.

мах виводи ОП, на які подається живлення, часто не показують. Альтернативне позначення ОП на схемах зображене на рис. 21.2. Виводи, біля яких вказуються літери NC або FC, служать для приєднання зовнішніх елементів (резистори, конденсатори), з допомогою яких здійснюється корекція параметрів ОП та схем, в яких вони використовуються.

Оскільки на вході операційного підсилювача є дві напруги, то розрізняють: диференціальну вхідну напругу $U_d = U_2 - U_1$ та синфазну вхідну напругу $U_c = (U_2 + U_1)/2$, а також: коефіцієнт підсилення по диференціальній вхідній напрузі $K_d = U_{вих}/U_d$ та коефіцієнт підсилення по синфазній вхідній напрузі $K_c = U_{вих}/U_c$ (коли $U_2 = U_1$).

На рис. 21.3 зображені амплітудні характеристики ОП для двох випадків: крива 1 відповідає випадку, коли $U_2 = 0$, а вхідна напруга $U_{вх} = U_1$ і подається на інвертуючий вхід (вихідна напруга $U_{вих}$ протилежна по фазі вхідній напрузі); якщо $U_1 = 0$, а вхідна напруга $U_{вх} = U_2$ і подається на неінвертуючий вхід, то вихідна напруга збігається по фазі з вхідною напругою (крива 2). Нахил амплітудних характеристик визначається коефіцієнтом підсилення K_d. Характерним для амплітудних характеристик ОП є те, що вихідна напруга, досягнувши певного значення U_{max} (або U_{min}), залишається сталою і не залежить від зміни вхідної напруги. Значення вихідних напруг U_{max} і U_{min} близькі до значень напруг живлення $+U_ж$ та $–U_ж$ відповідно.

Ідеальний операційний підсилювач. При аналізі та проектуванні типових схем, в яких використовується операційний підсилювач, часто використовують модель ідеального ОП. З ним пов`язують такі властивості:

- дуже великий коефіцієнт підсилення по диференціальній вхідній напрузі ($K_d \to \infty$);
- дуже малий коефіцієнт підсилення по синфазній вхідній напрузі ($K_c \to 0$, $U_{вих} = 0$, коли $U_2 = U_1$);
- нескінченно великий вхідний опір ($R_{вх} \to \infty$);
- дуже малий вихідний опір ($R_{вих} \to 0$);
- нескінченно широка смуга пропускання.

Параметри операційних підсилювачів. Операційні підсилювачі, які виготовляються у вигляді інтегральних схем, за своїми властивостями наближаються до ідеального ОП і характеризуються такими параметрами.

Коефіцієнт підсилення - коефіцієнт підсилення ОП без оберненого зв`язку, чисельно рівний коефіцієнту підсилення по диференціальній вхідній напрузі $K_d = U_{вих}/U_d$.

Напруга зміщення - величина диференціальної вхідної напруги, яку слід подати на входи ОП, щоб вихідна напруга стала рівна нулеві.

Вхідний струм - струм, який протікає через входи ОП, коли вихідна напруга рівна нулеві.

Різниця вхідних струмів - різниця між струмами, що протікають через інвертуючий та неінвертуючий входи ОП, взята по абсолютному значенню.

Коефіцієнт послаблення синфазної вхідної напруги - відношення коефіцієнта підсилення по диференціальній вхідній напрузі до коефіцієнта підсилення по синфазній вхідній напрузі.

Діапазон допустимих синфазних вхідних напруг - максимальні значення вхідних напруг, які можна подавати одночасно на інвертуючий та неінвертуючий входи ОП.

Коефіцієнт послаблення впливу нестабільності джерел живлення - відношення зміни вихідної напруги до зміни напруг живлення (зміна $+U_ж$ і $-U_ж$ одночасно) на 1 В.

Швидкість наростання вихідної напруги - максимальна швидкість зміни вихідної напруги при ідеально швидкій зміні напруги на входах.

Частота одиничного підсилення - частота, при якій коефіцієнт підсилення по диференціальній вхідній напрузі рівний одиниці.



Рис. 21.4. Неінвертуючий підсилювач.

Нижче в моделі ідеального операційного підсилювача проаналізовані основні схеми підсилювачів напруги на базі ОП.

Неінвертуючий підсилювач. У схемі неінвертуючого підсилювача (рис. 21.4) вхідний сигнал подається на неінвертуючий вхід ОП, а його інвертуючий вхід приєднаний до спільного провідника Сп (рис. 21.1,*б*). Ця схема є підсилювачем напруги з великим вхідним опором, оскільки вхідний струм (струм між входом і спільним провідником Сп) може протікати лише через великий вхідний опір. Струм I_1, який протікає через резистор R_1, і струм I_2, який протікає через резистор R_2, однакові, оскільки в точці А немає розгалуження струмів ($R_{вх} \to \infty$). Напруга в точці А рівна $U_{вх} + U_d$, тому

$$I_1 = (U_{вх} + U_d)/R_1, \quad I_2 = [U_{вих} - (U_{вх} + U_d)]/R_2.$$

Із рівності струмів I_1 та I_2 випливає, що

$$(U_{вх} + U_d)/R_1 = [U_{вих} - (U_{вх} + U_d)]/R_2.$$

Оскільки завжди $U_{вих} = K_d U_d$, то для ідеального ОП з умови $K_d \to \infty$ виходить, що $U_d = 0$. Тому можна написати

$$U_{вх}/R_1 = (U_{вих} - U_{вх})/R_2.$$

Із цієї рівності знаходимо коефіцієнт підсилення схеми:

$$K_U = \frac{U_{вих}}{U_{вх}} = 1 + \frac{R_2}{R_1}. \qquad (21.1)$$

Як видно з одержаної формули, значення опорів резисторів R_1 і R_2 визначають коефіцієнт підсилення схеми по напрузі.

Використання резисторів R_1 і R_2 для того, щоб подати частину вихідної напруги на інвертуючий вхід ОП, називають уведенням від'ємного оберненого зв'язку.



Рис. 21.5. Інвертуючий підсилювач.

Інвертуючий підсилювач. Схема інвертуючого підсилювача напруги показана на рис. 21.5. Вхідна та вихідна напруги цієї схеми відрізняються по фазі на 180°. Якщо операційний підсилювач ідеальний, то вхідні струми ОП відсутні і $I_1 = I_2$. Тут I_1 - струм, що протікає через резистор R_1, а I_2 - струм, що протікає через резистор оберненого зв'язку R_2. Напруга в точці А дорівнює диференціальній вхідній напрузі операційного підсилювача U_d. Точку А часто називають потенціально заземленою, тому що її потенціал рівний потенціалу "землі" (спільного провідника), оскільки $U_d \equiv 0$. Використовуючи правила Кірхгофа та умову $I_1 = I_2$ для схеми рис. 21.5, можна одержати рівняння

$$(U_{вх} - U_d)/R_1 = -(U_{вих} - U_d)/R_2.$$

Знак мінус перед правою частиною цього рівняння означає, що вихідна напруга по фазі протилежна вхідній. Із записаного рівняння при умові ідеального ОП ($U_d = 0$, бо $K_d \to \infty$) одержуємо коефіцієнт підсилення схеми:

$$K_U = \frac{U_{вих}}{U_{вх}} = -\frac{R_2}{R_1}. \qquad (21.2)$$

Коефіцієнт підсилення схеми по напрузі інвертуючого підсилювача визначається лише параметрами резисторів R_1 і R_2 (для ідеального ОП). Вхідний опір схеми рівний R_1, тому що за рахунок оберненого зв'язку в точці А підтримується потенціал, близький до нуля.

Повторювач напруги. За схемою рис. 21.6 вхідна напруга подається на неінвертуючий вхід ОП, а інвертуючий вхід з'єднаний з його виходом. Якщо знову використати співвідношення $U_{вих} = K_d U_d$, то при великому значенні K_d диференці-



Рис. 21.6. Повторювач напруги.

альна вхідна напруга U_d буде мати значення, близьке до нуля, тому $U_{вих}$ буде приблизно рівним $U_{вх}$.

Дійсно, із закону Кірхгофа маємо: $U_{вх} + U_d = U_{вих}$. Вихідна напруга має той самий знак, що і вхідна, яка подається на неінвертуючий вхід. Врахувавши, що $U_d = U_{вих}/K_d$, одержуємо:

$$K_U = \frac{U_{вих}}{U_{вх}} = \frac{K_d}{1 + K_d}. \qquad (21.3)$$

Якщо $K_d \to \infty$, то $U_{вих} = U_{вх}$.

Завдання до лабораторної роботи

Завдання 1. Дослідження неінвертуючого підсилювача.

На лабораторному стенді зібрати схему з операційним підсилювачем К553УД2, яка наведена на рис. 21.7, для двох варіантів опорів резисторів R_1 та R_2:
а) R_1 = 100 кОм, R_2 = 505 кОм; б) R_1 = 16 кОм, R_2 = 36 кОм.



Рис. 21.7. Схема для дослідження неінвертуючого підсилювача.

Для кожного варіанта перед вимірюванням коефіцієнта підсилення на вхід схеми подати $U_{вх} = 0$ і виміряти вихідну напругу $U_{вих.зм}$, яка появляється за рахунок напруги зміщення $U_{зм}$. Коефіцієнт підсилення неінвертуючого підсилювача $K_U = U_{вих}/U_{вх}$ виміряти для трьох вхідних напруг 1, 2 і 5 В. У виміряне значення вихідної напруги внести поправку на $U_{зм}$. Для цього $U_{вих}$ вираховувати за формулою $U_{вих} = U_{вих.п} - U_{вих.зм}$, де $U_{вих.п}$ - виміряне значення напруги на виході схеми. Теоретичне значення коефіцієнта підсилення K_T вирахувати за формулою (21.1). Результати вимірювань і обчислень записати у табл. 21.1.

Таблиця 21.1

R_2, кОм	R_1, кОм	$U_{вх}$, В	$U_{вих}$, В	K_U	K_T

Завдання 2. Дослідження інвертуючого підсилювача.

На лабораторному макеті зібрати схему з операційним підсилювачем К553УД2, яка наведена на рис. 21.8, для двох варіантів опорів резисторів R_1 та R_2:

а) R_1 = 100 кОм, R_2 = 505 кОм; б) R_1 = 36 кОм, R_2 = 16 кОм.

Для кожного варіанта перед вимірюванням коефіцієнта підсилення на вхід схеми подати $U_{вх} = 0$ і виміряти вихідну напругу $U_{вих.\ зм}$, яка появляється за рахунок $U_{зм}$. Коефіцієнт підсилення інвертуючого підсилювача $K_U = U_{вих}/U_{вх}$ виміряти для трьох вхідних напруг $U_{вх}$, рівних 1, 2 і 5 В. У виміряне значення вихідної напруги внести поправку на $U_{зм}$. Для цього $U_{вих}$ вираховувати за формулою $U_{вих} = U_{вих.\ п} - U_{вих.\ зм}$, де $U_{вих.\ п}$ - виміряне значення напруги на виході схеми. Теоретичне значення коефіцієнта підсилення K_t вираховується за формулою (21.2). Результати вимірювань і обчислень записати у табл. 21.1.



Рис. 21.8. Схема для дослідження інвертуючого підсилювача.

Завдання 3. Дослідження повторювача напруги.

Зібрати схему з операційним підсилювачем К553УД2, яка наведена на рис. 21.6. Для трьох вхідних напруг $U_{вх}$ 1, 5 і 10 В переконатись, що виміряні значення вхідної і вихідної напруг збігаються.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- опис основних властивостей операційного підсилювача;
- схеми неінвертуючого й інвертуючого підсилювачів напруги та опис їх роботи;
- таблиці з результатами вимірювань та розрахунків;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Назвіть основні параметри ідеального операційного підсилювача.
2. На рис. 21.9.*а* зображено умовне графічне позначення операційного підсилювача. Поясніть призначення виводів ОП.



Рис. 21.9. До запитань 2, 3.

3. Чи можна з'єднувати входи і вихід ОП, як показано на рис. 21.9.*б, в*?
4. Які вхідні напруги для ОП називають: диференціальна вхідна напруга; синфазна вхідна напруга?
5. Яка напруга буде на виході ОП для випадків *а)* і *б)* рис. 21.10?



Рис. 21.10. До запитань 5, 7.

6. Який напрям мають вхідні струми для неінвертуючого та інвертуючого входів ОП?
7. Яка напруга буде на виході ОП (рис. 21.10.*в*), якщо напруга зміщення $U_{зм} = 25$ мВ, а коефіцієнт підсилення по диференціальній напрузі ОП $K_d = 10^5$?
8. Яка напруга буде на виході схеми рис. 21.11.*а*, якщо вхідний струм ОП $I_{вх} = 10$ мкА, $U_{зм} = 0$ і $K_d = 10^5$?



Рис. 21.11. До запитань 8, 9.

9. Яка напруга буде на виході схеми рис. 21.11.*б*, якщо вхідний струм ОП $I_{вх} = 1$ мкА, напруга зміщення $U_{зм} = 10$ мВ і $K_d = 10^5$?

22. МОДЕЛЮВАННЯ АНАЛОГОВИХ ФУНКЦІОНАЛЬНИХ ВУЗЛІВ НА ОПЕРАЦІЙНИХ ПІДСИЛЮВАЧАХ

Мета роботи: дослідження аналогових схем на операційних підсилювачах, які виконують математичні операції додавання, віднімання, інтегрування та логарифмування. Після виконання даної роботи студент повинен уміти розраховувати компоненти вказаних схем, а також збирати ці схеми на макеті, щоб вони виконували задані операції.

Теоретичні відомості

Схеми додавання та віднімання аналогових сигналів. Схема інвертуючого суматора, вихідний сигнал якої рівний алгебраїчній сумі двох вхідних напруг з протилежним знаком, показана на рис. 22.1. У цій схемі опори всіх резисторів однакові. Якщо вхідні струми операційного підсилювача (ОП) набагато менші струму I_{oc}, то за законом Кірхгофа

$$I_1 + I_2 = I_{oc}. \qquad (22.1)$$



Рис. 22.1. Інвертуючий суматор.



Рис. 22.2. Інвертуючий суматор з різними коефіцієнтами.

Коли коефіцієнт підсилення ОП по диференціальній напрузі досить великий, такий, що $U_d \approx 0$, то $I_1 = U_1/R$, $I_2 = U_2/R$, $I_{oc} = -U_{вих}/R$. Тоді рівняння (22.1) запишеться у вигляді:

$$\frac{U_1}{R} + \frac{U_2}{R} = -\frac{U_{вих}}{R}. \qquad (22.2)$$

З (22.2) одержуємо

$$U_{вих} = -(U_1 + U_2). \qquad (22.3)$$

Аналогічні міркування можна провести для будь-якого числа входів, тому для n входів справедлива формула

$$U_{вих} = -(U_1 + U_2 + \ldots + U_n).$$

Якщо окремі вхідні напруги потрібно додавати з різними коефіцієнтами, то використовується схема інвертуючого суматора, показана на рис. 22.2. Для ідеального ОП згідно із законом Кірхгофа $I_1 + I_2 + I_3 = -I_{oc}$. Оскільки $U_d \approx 0$, одержуємо $I_1 = U_1/R_1$, $I_2 = U_2/R_2$, $I_3 = U_3/R_3$, $I_{oc} = -U_{вих}/R_{oc}$. Тоді

$$U_{вих} = -(U_1 \frac{R_{oc}}{R_1} + U_2 \frac{R_{oc}}{R_2} + U_3 \frac{R_{oc}}{R_3}). \qquad (22.4)$$

Коли $R_1 = R_2 = ... = R_n$, а $R_{oc} = R_1/n$, де n - число входів схеми, одержуємо

$$U_{вих} = -\frac{U_1 + U_2 + ... + U_n}{n}. \qquad (22.4а)$$

З (22.4а) витікає, що вихідна напруга схеми дорівнює середньому значенню вхідних напруг, тобто схема рис. 22.2 при умові $R_1 = R_2 = ... = R_n$, а $R_{oc} = R_1/n$ є схемою усереднення.



Рис. 22.3. Схема додавання-віднімання.



Рис. 22.4. Збалансована схема додавання-віднімання.

Схема, яка одночасно виконує додавання і віднімання аналогових сигналів, показана на рис. 22.3. При умові

$$\frac{R_{oc}}{R_1} + \frac{R_{oc}}{R_2} + ... + \frac{R_{oc}}{R_n} = \frac{R'_{oc}}{R'_1} + \frac{R'_{oc}}{R'_2} + ... + \frac{R'_{oc}}{R'_m}, \qquad (22.5)$$

де n - число інвертуючих входів, а m - число неінвертуючих входів, формула для вихідної напруги цієї схеми має вигляд:

$$U_{вих} = -\left(U_1 \frac{R_{oc}}{R_1} + U_2 \frac{R_{oc}}{R_2} + ... + U_n \frac{R_{oc}}{R_n} \right) + \left(U_3 \frac{R'_{oc}}{R'_1} + U_4 \frac{R'_{oc}}{R'_2} + ... + U_m \frac{R'_{oc}}{R'_m} \right). \qquad (22.6)$$

Схему рис. 22.4, для якої виконується умова (22.5), називають збалансованою. Напруга на виході цієї схеми

$$U_{вих} = -(4U_1 + 2U_2) + (10U_3 + U_4).$$

Баланс схеми забезпечується додатковим резистором $R_д$. Додатковий резистор для балансування схеми добавляється до того входу ОП, сумарний коефіцієнт підсилення по якому менший. Під сумарним коефіцієнтом підсилення розуміється сума типу

$$\frac{R_{oc}}{R_1} + \frac{R_{oc}}{R_2} + \ldots + \frac{R_{oc}}{R_n}.$$



Рис. 22.5. Схема інтегратора.



Рис. 22.6. Корекція похибок інтегратора.

Інтегратор. Схема інтегратора на операційному підсилювачі наведена на рис. 22.5. Якщо ОП близький до ідеального ($I_{вх} \approx 0$, $U_d \approx 0$), то струм через резистор R рівний струмові, який протікає через конденсатор ($I_R = I_C$). Оскільки $I_C = dQ/dt = C(dU_C/dt)$, де $Q = CU_C$ - заряд конденсатора ємністю C; U_C - напруга на конденсаторі, яка рівна $U_{вих}$, то можна записати

$$-C\frac{dU_{вих}}{dt} = \frac{U_I}{R}.$$

Інтегруючи це рівняння, одержуємо

$$U_{вих} = -\frac{1}{RC}\int_0^t U_I dt.$$

Реальний операційний підсилювач має деяку напругу зміщення $U_{зм}$ і вхідний струм $I_{вх}$. Для такого ОП формула для вихідної напруги має вигляд:

$$U_{вих} = -\frac{1}{RC}\int_0^t U_I dt + \frac{1}{RC}\int_0^t U_{зм} dt + \frac{1}{C}\int_0^t I_{вх}\, dt + U_{зм}.$$

Похибку інтегратора, обумовлену наявністю $U_{зм}$, можна зменшити таким чином:

- використати операційний підсилювач з малим значенням $U_{зм}$ (наприклад, ОП структури МДМ);
- періодично, шляхом замикання виводів конденсатора перемикачем, встановлювати на виході інтегратора певне значення напруги (рис. 22.6);
- шунтувати конденсатор резистором з великим опором.

Похибку інтегратора, обумовлену наявністю $I_{вх}$, можна зменшити, використавши ОП з малими вхідними струмами (операційні підсилювачі з вхідними колами на польових транзисторах) або шляхом приєднання між неінвертуючим входом і спільним проводом резистора, опір якого рівний опору резистора R (рис. 22.6).

Схема логарифмічного перетворення. Часто виникає потреба сформувати таку напругу $U_{вих}$, яка є логарифмічною функцією вхідної напруги U_1, наприклад $U_{вих} = B\log U_1$, де B - сталий коефіцієнт. Такого типу задачі реалізуються шляхом використання фізичних явищ, які дозволяють отримати задані залежності або апроксимувати ці залежності поліномами чи степеневими рядами.



Рис. 22.7. Схема логарифмічного перетворення з діодом.



Рис. 22.8. Схема логарифмічного перетворення з транзистором.

Для отримання логарифмічної характеристики можна використати напівпровідниковий діод, вольт-амперна характеристика якого описується таким виразом:

$$I_Д = I_0\left[\exp\left(\frac{U_Д}{m\varphi_T}\right) - 1\right], \qquad (22.7)$$

де I_0 - зворотний струм діода, який залежить від температури; $\varphi_T = kT/e$ - температурний потенціал; m - множник ($1 < m < 2$). Для струмів $I_Д >> I_0$ з достатньою точністю можна вважати, що

$$I_Д = I_0 \exp\left(\frac{U_Д}{m\varphi_T}\right). \qquad (22.8)$$

З (22.8) випливає, що

$$U_Д = m\varphi_T \ln\left(\frac{I_Д}{I_0}\right). \qquad (22.9)$$

Найбільш простий спосіб реалізації цього співвідношення полягає у використанні операційного підсилювача з діодом у колі оберненого зв'язку (рис. 22.7). Операційний підсилювач перетворює вхідну напругу U_1 у струм $I_Д = U_1/R$ і одночасно формує на виході напругу $U_{вих} = -U_Д$. При цьому

$$U_{вих} = m\varphi_T \ln\left(\frac{U_1}{I_0 R}\right). \qquad (22.10)$$

Діапазон вхідних напруг обумовлений двома властивостями діодів. Вони мають певний опір (опір бази), на якому при великих струмах є спад напруги, що спотворює логарифмічний характер залежності (22.10). Крім того, множник m залежить від струму, який протікає через діод. Тому схема рис. 22.7 реалізує залежність (22.10) в обмеженому діапазоні струмів $I_Д$ (у межах 2-3 декад).

Вплив множника m можна виключити, якщо замість діода використати транзистор (рис. 22.8). Напруга на виході цієї схеми

$$U_{вих} = \varphi_T \ln\left(\frac{U_1}{I_{E0} R}\right), \qquad (22.11)$$

де I_{E0} - зворотний струм переходу база-емітер, визначається із співвідношення $I_K = I_{E0} \exp(U_{БЕ}/\varphi_T)$. При належному виборі транзистора (з малим зворотним струмом колектора) його колекторний струм може приймати значення від пікоампер до міліампер (діапазон зміни струму $I_K = U_1/R$ становить 9 декад).

Завдання до лабораторної роботи

Завдання 1. Дослідження інвертуючого суматора.

Зібрати схему інвертуючого суматора (рис. 22.9) на ОП К553УД2. Використати: $R_{ос}$ = 100 кОм; R_1 = 100 кОм, R_2 = 36 кОм. Написати формулу, за якою розраховується опір резистора R_k, та оцінити його значення. За формулою

$$U_{вих.т} = -\left(U_1 \frac{R_{ос}}{R_1} + U_2 \frac{R_{ос}}{R_2}\right)$$

розрахувати та виміряти вихідну напругу $U_{вих}$ для U_1 та U_2, значення яких задані в табл. 22.1.

Примітка. Перед вимірюванням $U_{вих}$ для вказаних вхідних напруг встановити $U_1 = U_2 = 0$, виміряти напругу на виході схеми $U_{вих. зм}$ і записати її значення (із знаком) у таблицю. Виправлені значення вихідної напруги вирахувати за формулою $U_{вих} = U_{вих. п} - U_{вих. зм}$, де $U_{вих. п}$ - виміряне значення напруги на виході схеми.



Рис. 22.9. Інвертуючий суматор з компенсуючим резистором.

Таблиця 22.1

U_1, В	U_2, В	$R_{ос}/R_1$	$R_{ос}/R_2$	$U_{вих}$, В	$U_{вих.т}$, В
0	0				
1	1				
2	–3				
7	–5				

Завдання 2. Дослідження схеми інтегрування.

Зібрати схему рис. 22.6 на ОП К553УД2. Використати: резистори R з номіналом 2,2 МОм; конденсатор С типу К73-11 ємністю 6,8 мкФ. Початкові

умови інтегратора задавати шляхом замикання виводів конденсатора провідником. Підібрати значення вхідної напруги U_1 таке, щоб за допомогою секундоміра можна було надійно виміряти залежність вихідної напруги від часу. Побудувати графіки залежності $U_{вих}$ від часу: 1) виміряної; 2) розрахованої.

Завдання 3. Дослідження схеми логарифмічного перетворення.

Зібрати схему рис. 22.7 на ОП К553УД2. Вибрати опір резистора R такий, щоб $I_Д = U_1/R = 0{,}1$ мА при $U_1 = 10$ В. Розрахувати та виміряти $U_{вих}$ для вхідних напруг U_1 в діапазоні 0,1 - 15 В. Побудувати графіки залежності $U_{вих}$ від $\ln U_1$: 1) виміряної; 2) розрахованої за формулою (22.10) для m = 1.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- схеми додавання і віднімання аналогових сигналів та опис їх роботи;
- схему інтегратора на ОП та опис її роботи;
- схему логарифмічного перетворення на ОП та опис її роботи;
- результати вимірювань та розрахунків у вигляді графіків та зведені у таблицю;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Яка напруга буде на виході схеми рис. 22.1, якщо:
   1) R = 100 кОм і $U_1 = U_2 = 0$;
   2) R = 100 кОм, $U_1 = 2$ В і $U_2 = -5$ В?
2. Яка напруга буде на виході схеми рис. 22.2. якщо:
   1) $R_1 = R_2 = R_3 = 10$ кОм, $R_{ос} = 100$ кОм, $U_1 = U_2 = U_3 = 0$;
   2) $R_1 = 50$ кОм, $R_2 = R_3 = 10$ кОм, $R_{ос} = 100$ кОм, $U_1 = 2$ В, $U_2 = -5$ В, $U_3 = 5$ В?
3. Оцініть значення вихідної напруги для схеми рис. 22.4, якщо $U_1 = 2$ В, $U_2 = 5$ В, $U_3 = 2$ В, $U_4 = 1$ В.
4. Яка напруга буде на виході схеми рис. 22.5 через 10 с, якщо:
   1) $U_1 = 0$ В, R = 10 кОм і C = 1000 пФ;
   2) $U_1 = 1$ В, R = 1 МОм і C = 1 мкФ?
5. Яка напруга буде на виході схеми рис. 22.7, якщо:
   1) $U_1 = 0$ В і R = 100 кОм;
   2) $U_1 = 10$ В і R = 100 кОм;
   3) $U_1 = -1$ В і R = 1 МОм?

Вольт-амперна характеристика діода описується виразом $I_Д = 2 \cdot 10^{-10} \exp(U_Д/\varphi_Т)$, де $\varphi_Т = 0{,}025$ В.

23. ДОСЛІДЖЕННЯ АНАЛОГОВИХ КОМПАРАТОРІВ

Мета роботи: вивчення структурної схеми та основних параметрів аналогових компараторів; дослідження схем компаратора з гістерезисом та двопорогового компаратора.

Теоретичні відомості

Призначення, властивості та основні параметри компараторів. Аналоговими компараторами називають схеми, які реалізують аналогову функцію порівняння двох напруг. Вхідні сигнали компаратора $U_{вх}$ - аналоговий сигнал, який аналізується, і $U_{оп}$ - опорний сигнал порівняння, а вихідний $U_{вих}$ - дискретний або логічний сигнал:

$$U_{вих} = \begin{cases} U^{1}_{вих} & \text{при} \quad U_{вх} - U_{оп} > 0; \\ U^{0}_{вих} & \text{при} \quad U_{вх} - U_{оп} < 0. \end{cases}$$

Аналогові компаратори можна умовно поділити на дві групи залежно від типу передавальних характеристик (рис. 23.1): компаратори, в яких вихідний сигнал пропорційний різниці вхідних сигналів лише в дуже малому інтервалі вхідних напруг. близьких до $U_{оп}$ (рис. 23.1,*а*); компаратори з гістерезисом на передавальній характеристиці (рис. 23.1,*б*). Гістерезис компаратора проявляється в тому, що перехід вихідної напруги із стану 0 в стан 1 відбувається при одній вхідній напрузі. а перехід із 1 в 0 - при іншій.



Рис. 23.1. Характеристики компараторів.

Компаратор являє собою спеціально спроектований операційний підсилювач (ОП) для порівняння двох напруг і швидкої зміни вихідної напруги у випадку. коли одна з порівнювальних напруг стає більша за іншу. Компаратор повинен мати малу напругу зміщення $U_{зм}$, малі вхідні струми $I_{вх}$ та мале значення їх різниці $\Delta I_{вх}$. Причому $U_{зм}$, $I_{вх}$ та $\Delta I_{вх}$ повинні слабо залежати від температури. Вихідний сигнал компаратора. як правило, є джерелом сигналів для логічних схем, і тому він узгоджений з рівнями сигналів відповідних логічних елементів.

Основними параметрами компараторів є чутливість, швидкодія та навантажувальна здатність. Чутливість, або роздільна здатність, - це мінімальна різниця аналогових сигналів $\Delta U_к$, яку можна виявити та зафіксувати на виході як логічний сигнал, що відповідає переходу з одного логічного стану в інший. Чутли-

вість реального компаратора визначається коефіцієнтом підсилення по диференціальній напрузі K_d та логічним перепадом $\Delta U_л = \left| U^1_{вих} - U^0_{вих} \right|$. При $K_d = 10^5$ і логічному перепаді в одиниці вольт $\Delta U_к$ становить десятки мікровольт.

Швидкодія компараторів кількісно характеризується часом перемикання $t_п$. Це час з моменту подачі на вхід напруги, яка перевищує опорну напругу на 100 мВ, до моменту, коли вихідна напруга стане рівна пороговій напрузі (для даного типу логіки). Для сучасних інтегральних компараторів $t_п$ становить десятки наносекунд.

Навантажувальна здатність компаратора визначається кількістю входів логічних елементів, які можна приєднати до його виходу. Часто навантажувальну здатність характеризують величиною струму, який може витікати (втікати) з (до) компаратора.



Рис. 23.2. Компаратор на операційному підсилювачі з одним джерелом живлення.



Рис. 23.3. Інвертуючий тригер Шмітта: *а* - схема на операційному підсилювачі з двома джерелами живлення; *б* - передавальна характеристика.

Компаратор на операційному підсилювачі. На рис. 23.2 показана схема компаратора на ОП, який працює з одним джерелом живлення. На один вхід ОП подається опорна напруга, а на другий - вхідний сигнал. Оскільки $U_{вх}$ подається на інвертуючий вхід, то вихідна напруга буде близька до нуля при $U_{вх} > U_{оп}$ і близька до напруги джерела живлення при $U_{вх} < U_{оп}$. Якщо потрібно, щоб $U_{вих}$ була великою, коли $U_{вх} > U_{оп}$, то слід поміняти порядок приєднання вхідних напруг до інвертуючого і неінвертуючого входів ОП. Схема компаратора на рис. 23.2 має один недолік: при повільній зміні вхідної напруги в околі $U_{вх} = U_{оп}$ вихідна напруга може багато разів змінювати своє значення під впливом шумів і різних завад. Для усунення вказаного недоліку використовують схеми компараторів з додатним оберненим зв'язком. Передавальні характеристики таких схем мають гістерезис, що робить їх несприйнятливими до шумів і завад.

На рис. 23.3,*а* показаний спосіб реалізації додатного оберненого зв'язку на ОП, який працює від двох джерел живлення, за допомогою резисторів R_1 і R_2. Таку схему називають тригером Шмітта. Ця схема функціонально є компаратором, напруги включення і виключення якого не збігаються, як у звичайного компаратора. Якщо $U_{вх} < U_{ВТП}$ (рис. 23.3,*б*), то $U_{вих} = U_{max}$, де U_{max} - напруга насичення ОП, яка близька до напруги живлення. Напруга верхньої точки перемикання при цьому рівна

$$U_{ВТП} = U_{max} \frac{R_1}{R_1 + R_2}. \qquad (23.1)$$

Коли $U_{вх} > U_{ВТП}$, вихідна напруга стає від'ємною $U_{вих} = U_{min}$, де U_{min} - напруга насичення операційного підсилювача, яка близька до напруги живлення $-U_{ж}$. На неінвертуючому вході ОП встановиться напруга нижньої точки перемикання

$$U_{НТП} = U_{min} \frac{R_1}{R_1 + R_2}. \qquad (23.2)$$

Напруга на виході компаратора не змінить свого значення, доки $U_{вх}$ не стане менше за $U_{НТП}$. Ширина гістерезису $\Delta U_г = U_{ВТП} - U_{НТП}$ визначає похибку компаратора.



Рис. 23.4. Інвертуючий компаратор з гістерезисом.



Рис. 23.5. Неінвертуючий компаратор з гістерезисом.

Схема компаратора, в якому використовується описана вище властивість. показана на рис. 23.4. Значення напруг $U_{ВТП}$ і $U_{НТП}$ можна змінювати шляхом зміни величини опорної напруги. У цьому випадку верхня і нижня напруги перемикання відповідно рівні

$$U_{ВТП} = U_{max} \frac{R_1}{R_1 + R_2} + U_{оп} \frac{R_2}{R_1 + R_2}, \qquad (23.3)$$

$$U_{НТП} = U_{min} \frac{R_1}{R_1 + R_2} + U_{оп} \frac{R_2}{R_1 + R_2}. \qquad (23.4)$$

Якщо опорна напруга подасться на інвертуючий вхід ОП, а напруга порівняння - на неінвертуючий (рис. 23.5), то такий компаратор називають неінвертуючим. Нехай, наприклад, $U_{оп} > 0$ і $R_1 << R_2$, тоді при великих напругах $U_{вх}$ вихідна напруга прийме значення U_{max} і буде зберігатись на такому рівні, доки $U_{вх}$ не прийме таке значення (напруга нижньої точки перемикання $U_{НТП}$), при якому напруга на неінвертуючому вході ОП стане рівна $U_{оп}$. Як тільки $U_{вх}$ стане меншою за $U_{НТП}$, диференціальна вхідна напруга ОП змінить знак, що приведе до перемикання компаратора, і вихідна напруга стане рівна U_{min}. Вказане значення вихідної напруги компаратора буде зберігатися, доки $U_{вх}$ не прийме значення $U_{ВТП}$. Напруги нижньої і верхньої точок перемикання для неінвертуючого компаратора вираховуються за формулами

$$U_{ВТП} = -U_{min} \frac{R_1}{R_2} + U_{оп} \frac{R_2 + R_1}{R_2}, \qquad (23.5)$$

$$U_{НТП} = -U_{max} \frac{R_1}{R_2} + U_{оп} \frac{R_2 + R_1}{R_2}. \qquad (23.6)$$

Використання схем компараторів з гістерезисом забезпечує незалежність часу перемикання від швидкості зміни вхідної напруги, а також дозволяє усунути хибні перемикання компаратора, обумовлені завадами. Проте точність компаратора при цьому зменшується. Схеми компараторів на ОП характеризуються великими значеннями часу перемикання за рахунок того, що вихідні транзистори ОП працюють у режимі насичення. В тому випадку, коли потрібно забезпечити високу швидкодію, узгодження виходу компаратора з логічними схемами і можливість його роботи при великих синфазних і диференціальних вхідних напругах, використовуються спеціально розроблені інтегральні компаратори.

Інтегральні компаратори. Інтегральні компаратори являють собою спеціалізовані операційні підсилювачі з диференціальним входом, одним або двома (прямим та інверсним) виходами і виготовлені як окремі мікросхеми. Вхідний диференціальний каскад у цих схемах працює, як правило, у лінійному режимі, а вихідний формує логічні сигнали з рівнями, які відповідають певному типу логіки (ТТЛ, ЕЗЛ або КМОН).

Таблиця 23.1

Група компаратора та тип мікросхеми	$U_{зм}$, мВ	K_d, В/мВ	$I_{вх}$, мкА	$\Delta I_{вх}$, мкА	$t_п$, нс	*Тип логіки*	*Число в корпусі*
Загального призначення:							
К554СА2. К521СА2 (μА710)	5	1.5	75	10	160	ТТЛ	1
К554СА1. К521СА1 (μА711)	3,5	1,5	75	10	135	ТТЛ	2
К1401СА1. К1401СА2	5	50	0,25	0.05	300	ТТЛ. КМОН	4
Прецизійні:							
К554СА3. К521СА3 (LM311)	3	150	0.1	0.02	200	Відкритий колектор	1
LM139. LM339	3	200	0.025	0,003	300	ТТЛ. КМОН	4
К597СА3	5	-	0,25	0,05	300	ТТЛ. КМОН	2
Швидкодіючі:							
К521СА4 (SE527)	4	5	2	0,5	25	ТТЛ. ЕЗЛ	1
КМ597СА2 (Am686)	3	-	10	1	12	ТТЛ	1
КМ597СА1 (Am685)	2	-	13	1	6,5	ЕЗЛ	1

Мікросхеми інтегральних компараторів можна поділити на три групи: загального призначення, прецизійні і швидкодіючі. Їх основні параметри: напруга зміщення $U_{зм}$, коефіцієнт підсилення по диференціальній напрузі K_d, вхідний струм $I_{вх}$, різниця вхідних струмів $\Delta I_{вх}$ та час перемикання $t_п$ наведені в табл. 23.1.

Інтегральні компаратори широко використовуються як пристрої порівняння в аналого-цифрових перетворювачах, у схемах регулювання напруг, температури та ін.

У деяких компараторах (К554СА1, К554СА3, КМ597СА1, КМ597СА2) передбачений режим роботи із стробуванням. У цьому режимі при відсутності імпульсу стробування компаратор не реагує на вхідні сигнали. Функція порівняння в них здійснюється лише при наявності імпульсу стробування. Таке схемотехнічне вирішення дозволяє значно підвищити завадостійкість схеми, в якій працює компаратор.

Частина компараторів може працювати як з двополярним живленням, так і з однополярним (К554СА3, LM311, LM139, LM339). Особливість цих компараторів - наявність на виході транзистора з відкритим колектором і заземленим емітером, що дозволяє узгоджувати їх вихід з мікросхемами ТТЛ, КМОН, ЕЗЛ. Крім того, відкритий колектор дозволяє об'єднувати виходи декількох компараторів за схемою "Монтажне АБО" і організувати двопороговий компаратор (компаратор з вікном), схема якого показана на рис. 23.6.



а) *б)*

Рис. 23.6. Двопороговий компаратор:
а - принципова схема; *б* - передавальна характеристика.

Із схеми рис. 23.6.*а* видно, що при однополярному живленні компараторів K_1 і K_2 і $U_{вх} < U_{НТП}$ напруга на виході компаратора K_2 буде близька до нуля (на виході компаратора - логічний 0), а на виході K_1 - близька до напруги живлення (логічна 1). Оскільки виходи компараторів об'єднані, то вихідна напруга буде близька до нуля. Коли $U_{НТП} < U_{вх} < U_{ВТП}$, стан виходу компаратора K_1 не зміниться, а на виході K_2 встановиться високий рівень напруги. При $U_{вх} > U_{ВТП}$ напруга на виході K_1 стане близька до нуля, що обумовить низький рівень вихідної напруги. Напруги нижньої та верхньої точок перемикання для двопорогового компаратора вираховуються за формулами

$$U_{НТП} = U_{оп}\frac{R_3}{R_1 + R_2 + R_3}, \qquad (23.7)$$

$$U_{ВТП} = U_{оп}\frac{R_3 + R_2}{R_1 + R_2 + R_3}. \qquad (23.8)$$

Якщо $R_1 = R_2 = R_3 = R$, то $U_{НТП} = 1/3U_{оп}$, а $U_{ВТП} = 2/3U_{оп}$.

Завдання до лабораторної роботи

Завдання 1. Дослідження інвертуючого компаратора.

Зібрати схему інвертуючого компаратора (рис. 23.4) на ОП К553УД2. Використовувати: $R_2 = 100$ кОм, $R_1 = 16$ кОм. Величину опорної напруги задавати на рівні 5 В. Виміряти напруги верхньої та нижньої точок перемикання $U_{ВТП}$ і $U_{НТП}$ та розрахувати їх значення за формулами (23.3) та (23.4).

Завдання 2. Дослідження неінвертуючого компаратора.

Зібрати схему неінвертуючого компаратора (рис. 23.5) на ОП К553УД2. Використовувати: R_2 = 100 кОм, R_1 = 16 кОм. Величину опорної напруги задавати на рівні 5 В. Виміряти напруги нижньої та верхньої точок перемикання $U_{НТП}$ і $U_{ВТП}$ та розрахувати їх значення за формулами (23.6) та (23.5).

Завдання 3. Дослідження двопорогового компаратора.

Зібрати схему двопорогового компаратора (рис. 23.6) на мікросхемі LM339. На схему подати однополярне живлення. Для цього вивід 12 мікросхеми приєднати до спільного провідника, а на вивід 3 подати напругу +15 В. Використовувати: $R_1 = R_2 = R_3$ = 100 кОм, R_4 = 16 кОм. Величину опорної напруги задавати +15 В. Виміряти напруги нижньої та верхньої точок перемикання $U_{НТП}$ і $U_{ВТП}$ та розрахувати їх значення за формулами (23.7) та (23.8).

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- опис основних властивостей компараторів;
- схеми неінвертуючого та інвертуючого компараторів та опис їх роботи;
- таблиці з результатами вимірювань та розрахунків;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Намалюйте вигляд передавальної характеристики для схеми рис. 23.3. Напруга живлення операційного підсилювача ±15 В.
2. Намалюйте графіки зміни з часом вихідної напруги для схеми рис. 23.3, якщо вхідна напруга змінюється за законом (час у секундах, напруга у вольтах): 1) $U_{вх} = 5t$; 2) $U_{вх} = 5 \cdot \sin\omega t$, 3) $U_{вх} = 1 \cdot \cos\omega t$; де $\omega = 2\pi \cdot 1\ с^{-1}$. Напруга живлення операційного підсилювача ±15В. R_1 = 20 кОм, R_2 = 80 кОм.
3. Намалюйте вигляд передавальної характеристики для компаратора, схема якого показана на рис. 23.4. Опорна напруга рівна: 1) $U_{оп}$ = +2 В; 2) $U_{оп}$ = –2 В. Напруга живлення операційного підсилювача ±15 В. R_1 = 20 кОм, R_2 = 80 кОм.
4. Намалюйте вигляд передавальної характеристики для компаратора, схема якого показана на рис. 23.5. Опорна напруга рівна: 1) $U_{оп}$ = +3 В; 2) $U_{оп}$ = –3 В. Напруга живлення операційного підсилювача ±15 В. R_1 = 20 кОм, R_2 = 80 кОм.
5. Намалюйте вигляд передавальної характеристики для компаратора, схема якого показана на рис. 23.4. Опорна напруга рівна 2 В. R_1 = 20 кОм; R_2 = 80 кОм. Напруга живлення операційного підсилювача +10 В.
6. Намалюйте графіки зміни з часом вихідної напруги для схеми двопорогового компаратора (рис. 23.6), якщо вхідна напруга змінюється за законом (час у секундах, напруга у вольтах): 1) $U_{вх} = 5t$; 2) $U_{вх} = 10 \cdot \sin\omega t$, де $\omega = 2\pi \cdot 1\ с^{-1}$. Напруга живлення 15 В. $R_1 = R_2 = R_3$ = 100 кОм; $U_{оп}$ = 9 В.

24. ДОСЛІДЖЕННЯ ІНТЕГРАЛЬНИХ СТАБІЛІЗАТОРІВ НАПРУГИ

Мета роботи: вивчення структурних схем і принципів роботи компенсаційних стабілізаторів напруги; дослідження властивостей та вимірювання параметрів інтегрального стабілізатора напруги серії К142ЕН.

Теоретичні відомості

У даний час для живлення електричних схем, як аналогових, так і цифрових, широко використовуються інтегральні схеми стабілізаторів напруги. Вони мають досить хороші характеристики і параметри, порівняно низьку вартість і надійні в експлуатації. В інтегральному виконанні є два основних типи стабілізаторів напруги - лінійні (компенсаційного типу) та імпульсні.

Структурна схема лінійного стабілізатора напруги послідовної дії показана на рис. 24.1. Основним елементом схеми є керований подільник напруги, що складається з регулюючого елемента (як правило, це біполярний або польовий транзистор), який працює в активному режимі. і навантаження (не показано). В режимі стабілізації завжди має місце рівність $U_{вх} = U_{вих} + U_{р.е}$.



Рис. 24.1. Лінійний стабілізатор напруги послідовної дії: $U_{вх}$ - нестабілізована вхідна напруга постійного струму; $U_{р.е}$ - напруга на регулюючому елементі; ДОН - джерело опорної напруги; $U_{вих}$ - стабілізована вихідна напруга постійного струму; U^* - частина вихідної напруги.

Схема керування порівнює вихідну напругу (або певну її частину U^*) з опорною і виробляє керуючий сигнал такої величини і знаку, щоб вихідна напруга залишалась незмінною. Якщо різниця $U^* - U_{оп} > 0$. то внутрішній опір регулюючого елемента зростає, збільшується спад напруги на ньому і відповідно зменшується вихідна напруга. При $U^* - U_{оп} < 0$. навпаки, внутрішній опір регулюючого елемента і спад напруги на ньому зменшуються, що приводить до зростання вихідної напруги. Джерелом опорної напруги, як правило, служить параметричний стабілізатор.

Стабілізатори компенсаційного типу з регулюючим елементом. який працює в активному режимі, мають порівняно низький коефіцієнт корисної дії (близько 40 - 60%) через споживання енергії регулюючим транзистором.

Імпульсні стабілізатори напруги складають другий, основний. тип стабілізаторів. Регулюючий елемент (біполярний або потужний польовий МОН-транзистор) працює в такому режимі, коли він повністю включений або пов-



Рис. 24.2. Імпульсний стабілізатор напруги:
$U_{вх}$ - нестабілізована вхідна напруга постійного струму; ДОН - джерело опорної напруги;
$U_{вих}$ - стабілізована вихідна напруга постійного струму; U^* - частина вихідної напруги;
ШІМ - широтно-імпульсний модулятор.

ністю виключений. На рис. 24.2 показана структурна схема імпульсного стабілізатора. В таких схемах регулюючий елемент, який працює в режимі ключа, при включеному і виключеному станах споживає дуже малу потужність, тому коефіцієнт корисної дії цих схем перевищує 90%.

Стабілізація напруги в імпульсних джерелах живлення досягається зміною тривалості включеного і виключеного станів регулюючого елемента. Якщо різниця $U^* - U_{оп} > 0$, то тривалість замкненого стану регулюючого елемента зменшується, що обумовлює зменшення вихідної напруги. Навпаки, якщо $U^* - U_{оп} < 0$, тривалість замкненого стану регулюючого елемента збільшується, і вихідна напруга зростатиме. Такий процес регулювання називають широтно-імпульсною модуляцією. Котушки індуктивності і конденсатори накопичують електричну енергію в моменти, коли ключ замкнений, і віддають її в навантаження при розімкненому стані регулюючого елемента. Вони працюють як фільтр нижніх частот. Більшість імпульсних стабілізаторів працюють з частотами перемикання регулюючого елемента від 5 до 100 кГц.

Основними параметрами стабілізаторів напруги є:

- коефіцієнт корисної дії, який рівний відношенню потужності, що споживається навантаженням, до вхідної потужності

$$\eta = \frac{U_{вих} I_{вих}}{U_{вх} I_{вх}}; \qquad (24.1)$$

- коефіцієнт стабілізації - відношення відносного приросту напруги на вході до відносного приросту напруги на виході при постійному навантаженні

$$K_{ст} = \frac{\Delta U_{вх} / U_{вх}}{\Delta U_{вих} / U_{вих}}; \qquad (24.2)$$

- вихідний опір, рівний відношенню приросту напруги на виході стабілізатора до приросту струму, який протікає через навантаження при постійній вхідній напрузі

$$R_{вих} = -\frac{\Delta U_{вих}}{\Delta I_{н}}. \qquad (24.3)$$

Компенсаційні стабілізатори напруги. Принципова схема простого стабілізатора напруги компенсаційного типу, яка реалізована на дискретних

елементах, зображена на рис. 24.3. Регулюючим елементом у цій схемі є транзистор VT1, транзистор VT2 виконує функцію схеми керування, а джерелом опорної напруги є стабілітрон VD.



Рис. 24.3. Стабілізатор напруги компенсаційного типу на транзисторах.



Рис. 24.4. Лінійний стабілізатор напруги на операційному підсилювачі.

Підтримання незмінного значення вихідної напруги здійснюється таким чином. Якщо вхідна напруга з якихось причин збільшиться, то вихідна напруга теж буде збільшуватись. При цьому напруга база-емітер транзистора VT2 зросте, оскільки напруга на емітері цього транзистора застабілізована за допомогою стабілітрона VD, а напруга на базу VT2 подається з подільника напруги R3 - R5. Збільшення напруги база-емітер транзистора VT2 приведе до збільшення колекторного струму цього транзистора, який протікає через резистор R1, і до зменшення напруги на колекторі. У результаті цього провідність транзистора VT1 зменшиться через зменшення напруги база-емітер, що приведе до зменшення вихідної напруги, і $U_{вих}$ підтримується практично незмінною.

Для того, щоб отримати більші значення коефіцієнта стабілізації порівняно зі схемою рис. 24.3, часто у схемі керування лінійного (компенсаційного) стабілізатора напруги використовують операційні підсилювачі, увімкнені за схемою з однополярним живленням. Приклад такої схеми показаний на рис. 24.4. Це схема із замкненим оберненим зв'язком. Транзистор VT1 є регулюючим елементом. Максимальний струм $I_{оп\ max}$, який можна відбирати від стабілізатора, визначається коефіцієнтом передачі струму бази β цього транзистора та максимальним вихідним струмом операційного підсилювача: $I_{вих\ max} = I_{оп\ max}\ \beta$. Резистори R2 і R3 утворюють подільник напруги, з якого знімається частина вихідної стабілізованої напруги $U_{вих}$. Ця напруга порівнюється з опорною напругою $U_{оп}$. Диференціальна вхідна напруга ОП:

$$U_d = U_{оп} - U_{вих}\frac{R_2}{R_2 + R_3}. \qquad (24.4)$$

Напруга U_d підсилюється операційним підсилювачем і так змінює провідність регулюючого транзистора, щоб компенсувати будь-які зміни вихідної напруги,

обумовлені як зміною вхідної напруги, так і зміною вихідного струму. Якщо знехтувати вхідними струмами ОП, то вихідна напруга схеми рівна

$$U_{вих} = U_{оп}\left(1+\frac{R_3}{R_2}\right). \qquad (24.5)$$

Оскільки напруга колектор-емітер транзистора VT1 $U_{р.\ е} = U_{вх} - U_{вих}$ і весь вихідний струм протікає через VT1, то коефіцієнт корисної дії схеми залежить безпосередньо від величини $U_{р.\ е}$. Для того, щоб був великий коефіцієнт корисної дії, слід зменшувати різницю $U_{вх} - U_{вих}$, однак при цьому існує певна межа, обумовлена активним режимом роботи регулюючого транзистора. Для більшості потужних регулюючих транзисторів мінімальне значення напруги колектор-емітер приблизно 2 В достатнє для забезпечення лінійного режиму цього транзистора.

Залежність приросту вихідної напруги від приросту вхідної напруги для схеми рис. 24.4 має вигляд:

$$\frac{\Delta U_{вих}}{\Delta U_{вх}} = \frac{R_н}{R_к}\cdot\frac{R_2+R_3}{K_d R_2}, \qquad (24.6)$$

де $R_н$ - внутрішній опір навантаження; $R_к$ - динамічний опір колектора регулюючого транзистора; K_d - коефіцієнт підсилення операційного підсилювача без оберненого зв'язку.

Зміна вихідної напруги при зміні вихідного струму:

$$\frac{\Delta U_{вих}}{\Delta I_{вих}} = \frac{R_н}{K_d}\cdot\frac{R_2+R_3}{R_2}. \qquad (24.7)$$

Для захисту схем стабілізаторів від перевантаження (при короткому замиканні виходу) використовуються схеми обмеження вихідного струму. Вони бувають двох типів: схеми обмеження струму на незмінному рівні і схеми обмеження струму із змінним рівнем обмеження. На рис. 24.4 схема обмеження струму на незмінному рівні реалізована на транзисторі VT2 і резисторі R4. Якщо вихідний струм досягне максимально допустимого рівня $I_{вих\ max}$, спад напруги на резисторі R4 буде мати таке значення, при якому транзистор VT2 почне проводити струм, зменшуючи при цьому базовий струм регулюючого транзистора. Значення опору резистора R4 вибирається з умови

$$R_4 = \frac{U_{БЕ2}}{I_{вих\ max}}, \qquad (24.8)$$

де $U_{БЕ2}$ - максимальне значення напруги база-емітер, при якому транзистор VT2 ще не проводить струм (для кремнієвих транзисторів $U_{БЕ2}$ береться в межах від 0,4 до 0,5 В).

Інтегральні стабілізатори напруги. Структура стабілізаторів компенсаційного типу, які випускаються у вигляді інтегральних мікросхем, в цілому відповідає структурі лінійних стабілізаторів, розглянутих вище. Частина стабілізаторів містить схеми захисту від перевантаження і короткого замикання.



Рис. 24.5. Принципова електрична схема інтегрального стабілізатора КР142ЕН1 (КР142ЕН2).



Рис. 24.6. Схема включення мікросхеми КР142ЕН1 (КР142ЕН2).

Для прикладу на рис. 24.5 наведена принципова електрична схема інтегрального стабілізатора типу КР142ЕН1 (КР142ЕН2). На транзисторах VT4. VT5, VT2. VT7 реалізований диференціальний підсилювач, який виконує ті самі функції, що й операційний підсилювач у схемі рис. 24.4. Вивід 5 є неінвертуючим, а вивід 3 - інвертуючим входами диференціального підсилювача. Джерело опорної напруги виготовлене на стабілітроні VD1 і транзисторах VT1, VT3. Опорна напруга формується на виводі 4 і через вивід 5 подається на неінвертуючий вхід диференціального підсилювача. Типова схема включення мікросхеми КР142ЕН1 показана на рис. 24.6. Шляхом зміни значень опорів зовнішніх резисторів R2 і R3 можна регулювати вихідну напругу стабілізатора.

Резистор R1 і транзистор VT8, який виготовлений в мікросхемі (рис. 24.5), утворюють схему захисту стабілізатора від короткого замикання. Якщо напруга на резисторі стає більшою за 0,4 - 0,5 В, транзистор VT8 відкривається і напруга на колекторі транзистора VT5 і базі транзистора VT7 зменшується. При цьому внутрішній опір регулюючого транзистора VT6 збільшується, що обумовлює зменшення вихідного струму. Конденсатор С1 ємністю 0,1 мкФ служить для частотної корекції.

Опори резисторів R2 і R3 вибираються так, щоб струм через подільник напруги був не менше 1,5 мА. Значення напруги U^*, яка подається на інвертуючий вхід диференціального підсилювача (вивід 3) з подільника R2, R3, повинно бути рівне значенню опорної напруги $U_{оп}$ (в межах 2,5 В для мікросхеми КР142ЕН1). Опір резистора R1 вираховується за формулою

$$R_1 = \frac{U_{БЕ}}{I_{вих\ max}}.$$

Завдання до лабораторної роботи

Завдання 1. Вивчити принцип роботи та схему стабілізатора напруги компенсаційного типу в мікросхемі КР142ЕН1.

Завдання 2. Виписати із довідника основні параметри, типові схеми вмикання та рекомендації по експлуатації досліджуваного стабілізатора напруги.

Завдання 3. Зібрати схему стабілізатора напруги (рис. 24.6) на мікросхемі КР142ЕН1. Використовувати: R3 = 4,7 кОм, R2 = 2,4 кОм, R1 = 9,1 Ом. Вхідну напругу вибрати +15 В. Виміряти величину опорної напруги $U_{оп}$ (напругу між виводами 4 і 7) і величину вихідної напруги $U_{вих}$ та розрахувати її значення за формулою (24.5).

Завдання 4. Приєднати до виходу стабілізатора навантаження (рис. 24.7) у вигляді послідовно з'єднаних міліамперметра і змінного резистора $R_н$ (резистор з позначенням "10 к" на лабораторному стенді). Встановити значення вихідного струму 25 мА. Змінювати вхідну напругу і спостерігати зміну вихідної напруги. За результатами вимірювань розрахувати значення коефіцієнта стабілізації.



Рис. 24.7. Еквівалент навантаження.

Завдання 5. Встановити вхідну напругу +15 В. Змінюючи опір навантаження, зняти вихідну характеристику стабілізатора $U_{вих} = f(I_н)$. Струм навантаження $I_н$ змінювати від 0 до 75 мА. Слідкувати, щоб мікросхема сильно не нагрівалась. Накреслити вихідну характеристику та розрахувати значення вихідного опору стабілізатора.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- опис схем стабілізаторів напруги компенсаційного та імпульсного типів;
- схему стабілізатора напруги компенсаційного типу в інтегральному виконанні та опис її роботи;
- таблиці з результатами вимірювань та розрахунків;
- порівняння теоретичних і експериментальних результатів, аналіз причин можливих розходжень, висновки.

Контрольні запитання

1. Назвіть два основні типи стабілізаторів напруги. Які переваги і недоліки їм властиві?
2. Поясніть принцип роботи стабілізатора напруги компенсаційного типу (рис. 24.1), призначення і взаємодію його основних вузлів. Оцініть коефіцієнт корисної дії стабілізатора, якщо: $U_{вх} = 15$ В, $U_{вих} = 10$ В і $I_н = 1$ А.
3. Що називають коефіцієнтом стабілізації? Напишіть формулу, за якою він визначається експериментально для схеми рис. 24.1.

4. Що називають внутрішнім опором стабілізатора? Напишіть формулу, за якою він визначається експериментально для схеми рис. 24.1.
5. Намалюйте та поясніть типові схеми джерел опорної напруги.
6. Поясніть принцип роботи стабілізатора напруги компенсаційного типу (рис. 24.4), призначення і взаємодію його основних вузлів. Оцініть коефіцієнт корисної дії стабілізатора, якщо: $U_{вх}$ = 15 В, $U_{вих}$ = 10 В, $I_н$ = 1 А, R4 = 0,3 Ом.
7. Оцініть значення вихідної напруги стабілізатора (рис. 24.4), якщо: $U_{вх}$ = 15 В, $U_{оп}$ = 2 В, R2 = 1 кОм, R3 = 3 кОм, R4 = 0,3 Ом.
8. Оцініть максимальне значення вихідного струму стабілізатора (рис. 24.4).
9. Зобразіть залежність $U_{вих} = f(I_н)$ для схеми рис. 24.4.
10. Поясніть, яким чином можна збільшити навантажувальну здатність стабілізатора напруги, схема якого показана на рис. 24.4.
11. Які елементи схеми інтегрального стабілізатора напруги КР142ЕН1 (рис. 24.5) відносяться до схеми керування?
12. Який транзистор схеми інтегрального стабілізатора напруги КР142ЕН1 (рис. 24.5) є регулюючим?
13. Поясніть призначення транзистора VT9 у схемі рис. 24.5.
14. Поясніть призначення транзистора VT1 у схемі рис. 24.5.
15. Намалюйте схему стабілізатора напруги на мікросхемі КР142ЕН1 із зовнішнім джерелом опорної напруги.

* * *

Список рекомендованої та використаної літератури

1. Скаржепа В. А., Луценко А. Н. Электроника и микросхемотехника. Ч. 1. Электронные устройства информационной автоматики: Учебник / Под общ. ред. А. А. Краснопрошиной. - К.: Выща школа. Головное изд-во, 1989. - 431 с.
2. Скаржепа В. А. и др. Электроника и микросхемотехника: Лабораторный практикум / В. А. Скаржепа, А. А. Новацкий. В. И. Сенько / Под общ. ред. А. А. Краснопрошиной. - К.: Выща школа. Головное изд-во, 1989. - 279 с.
3. Основи цифрової мікросхемотехніки: Навчальний посібник / Б. О. Капустій, О. В. Надобко, Б. А. Мандзій. - К.: НМК ВО. 1992. - 152 с.
4. Фолкенберри Л. Применение операционных усилителей и линейных ИС. Пер. с англ. - М.: Мир, 1985. - 572 с., ил.
5. Токхейм Р. Основы цифровой электроники. Пер. с англ. - М.: Мир, 1988. - 392 с.
6. Завадский В. А. Компьютерная электроника. - К.: ВЕК, 1996. - 368 с.
7. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М.: Мир, 1983. - 512 с.
8. Цифровые и аналоговые интегральные микросхемы: Справочник / С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др. / Под ред. С. В. Якубовского. - М.: Радио и связь, 1990. - 496 с., ил.
9. Цифровые интегральные микросхемы: Справочник / М. И. Богданович, И. Н. Грель, В. А. Прохоренко, В. В. Шалимо. - Мн.: Беларусь, 1991. - 493 с., ил.

МІКРОПРОЦЕСОРИ

В основу лабораторного практикуму покладено вивчення архітектури та системи команд 8-розрядного процесора I8080A фірми Intel. Це класична модель процесора з постійним набором команд, яка легко засвоюється студентами. Мнемонічне позначення команд цього процесора використовується повністю або з незначними змінами в сучасних 8- і 16-розрядних мікроконтролерах, які широко використовуються в системах передачі й обробки інформації.

Лабораторні роботи цього розділу різного ступеня складності. Чотири перші роботи орієнтовані на вивчення системи команд мікропроцесора I8080A та основних способів написання програм на асемблерному рівні. Ці роботи виконуються за фронтально-груповою методикою і можуть призначатися студентам при читанні вступних курсів з мікропроцесорної техніки. Для поглибленого вивчення мікропроцесорних систем обробки даних та принципів створення вимірювальних систем на базі модульної електроніки призначені три останні роботи.

Апаратною основою практикуму є навчальний мікропроцесорний комплект УМК виробництва Ризького ВО ВЕФ. На базі модуля розширення М2 з цього комплекту виготовлені пристрої уведення-виведення, схеми яких описані в лабораторних роботах.

25. ОЗНАЙОМЛЕННЯ З РОБОТОЮ НА НАВЧАЛЬНІЙ МІКРО-ЕОМ

Мета роботи: ознайомитися зі структурою навчального мікропроцесорного комплекту УМК, структурою адресного простору, органами керування та режимами роботи навчальної мікро-ЕОМ.

Теоретичні відомості

Структура навчальної мікро-ЕОМ. На рис. 25.1 наведена структура мікро-ЕОМ, де показані окремі функціональні блоки та вузли. Мікропроцесор КР580ВМ80А (аналог I8080A) відіграє роль центрального процесорного пристрою. Обмеженість енергії, яка може бути розсіяна на кристалі мікропроцесора (МП), не дозволяє забезпечити достатню навантажувальну здатність його виходів. Тому в більшості випадків потрібно включати додаткові інтегральні схеми (ІС) як зовнішні буферні схеми. Зовнішня магістраль у даній ЕОМ представлена трьома окремими шинами: шиною даних (ШД), шиною адреси (ША) та шиною керування (ШК). Відповідно використовуються буферні схеми: буфер шини даних (БШД) та буфер адресної шини (БША).



Рис. 25.1. Структурна схема навчальної мікро-ЕОМ.

Конструктивно шини виконані у вигляді наборів провідників. що з'єднують виводи МП і ІС та контакти з'єднувачів, у які вставляються модулі мікро-ЕОМ. МП серії КР580 оперує з 8-розрядними словами даних, тому ШД складається з восьми окремих провідників, по яких передається інформація у вигляді двійкового коду. Рівні сигналів відповідають стандартним рівням ТТЛ схем. Шина даних - двонапрямна. Інформація по ній може передаватись як в операційний пристрій, так і з нього. Напрям передачі встановлює МП.

Шина керування теж складається із набору окремих провідників. по кожному з яких передаються певні сигнали в певному напрямку. МП серії КР580 виготовлений в корпусі, який має 40 виводів. Цих виводів недостатньо, щоб кожному сигналові керування надати окремий провідник. Тому частина сигналів керування передається по шині даних у режимі розділення часу. Цим пояснюється наявність схеми формування сигналів керування (СФСК).

Розрядність шини адреси визначає максимальний об'єм пам'яті мікро-ЕОМ. до якої може безпосередньо адресуватись МП. Чим більший об'єм пам'яті. тим складніші програми може виконувати ЕОМ і тим потужніші її обчислювальні та керуючі можливості. МП серії КР580 має 16-розрядну адресну шину. Це означає, що операційний пристрій може звертатись до $2^{16} = 65536$ комірок пам'яті. Враховуючи, що в одній комірці зберігається 8 біт (1 байт), одержуємо, що максимальний об'єм пам'яті в даному випадку 64 кбайт (1 кбайт = = 1024 байт). Шина адреси - однонапрямна. Код адреси подається на постійний запам'ятовуючий пристрій (ПЗПр), оперативний запам'ятовуючий пристрій (ОЗПр) та на схему дешифратора адреси (СДА).

Пульт оператора складається: із клавіатури - для уведення шістнадцяткових кодів чисел; шестирозрядного дисплея, чотири розряди якого служать для відображення коду адреси в шістнадцятковій системі числення, а два - для

відображення даних; світлових діодів - для світлової індикації станів ШД, ША і ШК; кнопок керування - перезапуску мікро-ЕОМ - "СБ"; переривання роботи - "ПР"; вибору покрокового режиму роботи: "РБ/ШГ" - покроковий режим (кнопка натиснута), "КМ/ЦК" - команда/цикл (команди програми виконуються по машинних циклах, коли ця кнопка натиснута), "ШГ" - зробити наступний крок.

Основою мікро-ЕОМ є мікропроцесор, який виконує операції по обробці інформації. Вихідним станом мікропроцесора є читання інформації за нульовою адресою з ПЗПр, в який він переходить після того, як була натиснута кнопка "СБ".

У ПЗПр (мікросхема К573РФ2) записана програма "Монітор", яка забезпечує уведення інформації з клавіатури пульта оператора, виведення даних і адрес на дисплей та виконання директив. Програма "Монітор" займає 1 кбайт пам'яті ПЗПр і використовує 54 комірки ОЗПр.

ОЗПр використовується для зберігання досліджуваних і прикладних програм. Ємність ОЗПр 1 кбайт (дві мікросхеми К541РУ2).

Схема керування кроковим режимом (СККР) переводить ОП в стан ОЧІКУВАТИ після виконання наступного кроку. Можливі два режими роботи: покомандний та поцикловий. Кроковий режим встановлюється перемикачем "РБ/ШГ", вибір величини кроку - перемикачем "КМ/ЦК". Для виконання кроку потрібно натиснути кнопку "ШГ", при цьому після виконання кроку програми на світловій індикації відображається стан адресної шини, шини даних та регістра стану процесора (РСП) у двійковому коді (логічній 1 відповідає свічення діодів).

Виконання досліджуваної програми може бути зупинене натисненням на кнопку "ПР". При цьому вміст усіх регістрів МП зберігається в ОЗПр.

Адресація в навчальній мікро-ЕОМ. Структура адресного простору мікро-ЕОМ УМК наведена в табл. 25.1, з якої видно, що перші 2 кбайт адрес відносяться до ПЗПр, в якому записані керуюча програма "Монітор" і демонстраційні програми. Адреси з 0800Н до 0BFFH відносяться до оперативної пам`яті. Адреса 0BDAH - вершина стекової пам'яті. Комірки пам`яті з адреси 0BDBH до 0BFFH використовуються керуючою програмою для запису даних. Адреса 0800Н є початковою адресою оперативної пам`яті. Більшість із наведених в лабораторному практикумі програм розпочинається з адреси 0800Н. Для запису даних при виконанні програм необхідно використовувати область пам`яті з адреси 0B00Н до 0BB0Н.

Режими роботи навчальної мікро-ЕОМ. Уведення інформації в мікро-ЕОМ та вибір директив здійснюються з клавіатури, яка розміщена на панелі керування та індикації. Відображення інформації, яка уводиться в мікро-ЕОМ і виводиться з неї, здійснюється в шістнадцятковому коді на шестирозрядному дисплеї.

З клавіатури викликаються такі директиви:

- читання та модифікація вмісту комірок пам'яті;
- читання та модифікація вмісту регістрів мікропроцесора;
- підрахунок контрольної суми масиву пам'яті;
- заповнення масиву пам`яті константою;

- переміщення заданого масиву пам'яті в адресному просторі;
- виконання прикладних програм з можливістю уведення двох точок зупинки програми.

Керуюча програма "Монітор" служить для реалізації функцій, перерахованих вище. Для виконання потрібної функції оператор повинен увести з клавіатури відповідну директиву та необхідні параметри. Результат виконання команди буде відображений на дисплеї.

Дисплей складається із шести семисегментних світлодіодних матриць, які розміщені на передній панелі УМК. Світлодіодні матриці використовуються для відображення даних типу АДРЕСА (ліві матриці) та типу ДАНІ (дві праві матриці).

Клавіатура також поділена на дві частини: функціональну - лівий набір кнопок для уведення директив і числову - правий набір кнопок для уведення параметрів. Директивні клавіші мають такі позначення:

"П" - читання та модифікація вмісту пам`яті;
"РГ" - читання та модифікація вмісту регістрів МП;
"СТ" - запуск прикладної програми на виконання;
"КС" - підрахунок контрольної суми;
"ЗК" - заповнення масиву пам`яті константою;
"ПМ" - копіювання областей пам`яті;
"|__|" - "Пропуск", для розділення параметрів при їх уведенні;
"ВП" - "Виконати", означає кінець директиви.

Числові кнопки служать для уведення чисел у шістнадцятковому коді. Кнопки з 4 по F служать ідентифікаторами регістрів мікропроцесора.

При неправильній роботі з клавіатурою в крайній правій позиції дисплея висвічується знак "?".

Таблиця 25.1. Структура адресного простору мікро-ЕОМ

Адреса (Н-коди)	*Вміст пам'яті*	*Тип пам'яті*	*Об'єм, кбайт*
0000 03FF	Керуюча програма "Монітор"	ПЗПр	2
0400 07FF	Демонстраційні програми		
0800 0AFF	Область для запису досліджуваних програм	ОЗПр	1
0B00 0BAF	Область для запису даних досліджуваних програм		
0BDA 0BFF	Вершина стека програми "Монітор"		

Робота мікро-ЕОМ запрограмована так, що після вмикання живлення шляхом натиснення кнопки із значком "~" і натиснення кнопки "СБ" запускається програма "Монітор". Ця програма починається з адреси 0000Н. В результаті відбувається завантаження ОЗПр вихідними значеннями регістрів, гасіння індикаторів і виведення на дисплей (зліва) символу "–", який свідчить про готовність мікро-ЕОМ до роботи. Після цього ЕОМ переходить у режим приймання директив оператора. В загальному вигляді кожну директиву можна представити так:

КОП [ПАР1, ПАР2, ПАР3] ВП.

де КОП - ідентифікатор директиви, який відповідає одній із функціональних кнопок; ПАР1, ПАР2, ПАР3 - параметри директив, може бути від одного до трьох параметрів, які розділяються кнопкою "Пропуск"; ВП - кнопка, натиснення якої ініціалізує виконання директиви.



Рис. 25.2. Умовне графічне позначення мікропроцесора КР580ВМ80А.

Для зупинки виконання досліджуваної програми використовується кнопка "ПР". При цьому керування передається підпрограмі обробки переривання командою RST7. Ця підпрограма зберігає в ОЗПр вміст усіх регістрів мікропроцесора і передає керування "Монітору". На дисплеї відображається вміст лічильника команд. Це число в Н-кодах на одиницю більше адреси останнього байта останньої виконаної команди. Виконання перерваної програми може бути продовжене починаючи з адреси, на якій зупинилась програма, або з будь-якої іншої адреси.

Мікропроцесор КР580ВМ80А. На рис. 25.2 та 25.3 наведені умовне графічне позначення та структурна схема мікропроцесора. Це 8-розрядний процесор з фіксованим набором команд, в якому суміщені операційний та керуючий вузли. Призначення виводів мікропроцесора наведено в табл. 25.2.

Регістри мікропроцесора. Для зберігання даних, які використовуються в операціях, передбачено сім 8-розрядних регістрів. Регістр А, що зветься акумулятором, служить для обміну інформацією із зовнішніми пристроями (ПЗПр, ОЗПр, ПрУВ та ін. на рис. 25.1), тобто вміст цього регістра може бути переданий у зовнішній пристрій, або із зовнішнього пристрою в нього може

бути прийняте число. При виконанні арифметичних, логічних операцій та операцій переміщення він служить джерелом операнда (числа, яке приймає участь в операції). В акумулятор також пересилається результат виконання операції в арифметико-логічному блоці. Шість інших регістрів, що позначаються B, C, D, E, H, L, утворюють блок регістрів загального призначення (РЗП). Ці регістри можуть використовуватись для зберігання як даних, так і адрес. Якщо в них зберігаються дані, то вони використовуються як окремі 8-розрядні регістри. В тих випадках, коли потрібно зберігати 16-розрядні слова, РЗП об'єднують у пари BC, DE, HL.

Показник стека SP (16-розрядний) служить для адресації особливого виду пам'яті - стека.

Лічильник команд PC (16-розрядний) використовується для зберігання адреси команди. Після вибору з пам'яті чергової команди вміст PC збільшується на одиницю і таким чином формується адреса наступної команди (за умови, якщо не виконуються команди умовних і безумовних переходів).

При звертанні до пам'яті джерелом адреси може бути вміст будь-якої пари BC, DE, HL. При виведенні коду адреси з МП вміст відповідних регістрів PC, SP, BC, DE, HL копіюється в 16-розрядний регістр адреси PA, з якого через адресний буфер інформація надходить на 16-розрядну шину адреси.

Таблиця 25.2. Призначення виводів мікропроцесора КР580ВМ80А

Номер виводу	*Позначення*	*Тип виводу*	*Функціональне призначення*
1, 25 - 27, 29 - 40	A10, A0 - A2 A3 - A9, A15 A12 - A14, A11	Виходи (Z-стан)	Шина адреси
2	GND		Спільний
3 -10	D4 - D7 D3 - D0	Входи/виходи (Z-стан)	Шина даних
11	–5 В		Напруга зміщення –5 В
12	RESET	Вхід	Встановлення у вихідний стан
13	HOLD	Вхід	Запит на захоплення шин даних та адреси
14	INT	Вхід	Запит на переривання роботи мікропроцесора
15, 22	F1, F2	Входи	Сигнали синхронізації
16	INTE	Вихід	Дозвіл на переривання роботи мікропроцесора
17	DBIN	Вихід	Сигнал уведення даних у мікропроцесор
18	WR	Вихід	Сигнал виведення даних із мікропроцесора
19	SYNC	Вихід	Сигнал синхронізації
20	+5 В		Напруга живлення +5 В
21	HLDA	Вихід	Підтвердження захоплення шин
23	READY	Вхід	Сигнал ГОТОВНІСТЬ від зовнішнього пристрою
24	WAIT	Вихід	Сигнал ОЧІКУВАННЯ для зовнішнього пристрою
28	+12 В		Напруга живлення +12 В

Арифметико-логічний блок (АЛБ). У 8-розрядному АЛБ передбачено можливість виконання: арифметичних операцій додавання і віднімання чисел, які записані двійковим кодом (від'ємні числа записуються у доповняльному коді); логічних операцій та арифметичних операцій над десятковими числами, які представлені у двійково-десятковому коді.

Регістр ознак, або індикатор F, служить для зберігання інформації про ознаки, які характеризують результат, одержаний в АЛБ, після виконання чергової операції. Ці ознаки представлені такими бітами:

- біт перенесення C;
- біт парності P;
- біт додаткового перенесення AC;
- біт нульової ознаки (біт нуля) Z;
- біт знаку S.

Не при всіх операціях, які виконуються в АЛБ, встановлюються індикатори.

Керуючий блок складається із регістра команд, куди заноситься перший байт команди, та схеми керування і синхронізації, яка містить мікропрограми окремих операцій.



Рис. 25.3. Структурна логічна схема мікропроцесора КР580ВМ80А (I8080A).

Буфери шини даних і шини адреси забезпечують зв'язок мікропроцесора із зовнішніми шинами даних і адреси. Особливістю буферних схем є те, що в кожному розряді використовуються логічні елементи із Z-станом. Це дає можливість процесору відключатися від зовнішніх шин і передавати їх у користування зовнішнім пристроям.

Режими роботи мікропроцесора. Мікропроцесор - це цифровий автомат, який виконує операції з цифровою інформацією у відповідності з програмою, яка зберігається у пам'яті. Тому робота за програмою є основним режимом роботи.

Після початкового запуску, коли на вхід RESET мікропроцесора подається сигнал логічної 1, в лічильнику команд PC встановлюється число 0000H. Після перепаду сигналу RESET з високого рівня на низький (з логічної 1 на логічний 0) мікропроцесор виводить на ША код адреси 0000H і читає інформацію з комірки пам'яті, яка розміщена за цією адресою. Вміст комірки розшифровується в блоці керування як код операції, і мікропроцесор розпочинає виконувати команди у відповідності з програмою.

У процесі виконання програми МП може перейти в режим ОЧІКУВАННЯ (на вході READY логічний 0). У цьому режимі припиняється процес обробки даних, формується сигнал високого рівня (логічної 1) на виході WAIT, який підтверджує цей режим. У режимі ОЧІКУВАННЯ мікропроцесор може перебувати як завгодно довго. поки сигнал на вході READY не прийме значення логічної 1, після цього виконання програми продовжується.

Режим ПЕРЕРИВАННЯ - це такий режим роботи МП, коли по сигналу від зовнішнього пристрою мікропроцесор переходить на виконання спеціальної підпрограми (підпрограми обробки переривання).

Ще один режим роботи МП - режим ЗАХОПЛЕННЯ (зовнішнім пристроєм) шин даних і адреси. Стан ЗАХОПЛЕННЯ характеризується тим, що мікропроцесор, одержавши запит на захоплення по входу HOLD, закінчує виконання чергової команди і переводить буферні схеми шин даних і адреси в Z-стан. При цьому МП відключається від зовнішніх шин, передає їх у користування пристрою, який подав запит на захоплення, і зупиняється. По закінченні дії сигналу HOLD МП продовжує виконання програми з місця, де було зупинено її виконання.

Зупинити роботу мікропроцесора можна і програмним шляхом з допомогою спеціальної команди зупинки HLT (код операції 76H). Ця команда зупиняє виконання програми і переводить МП у режим ЗУПИНКА - буфери даних і адреси переходять у Z-стан, МП відключається від зовнішніх шин, а на виході WAIT встановлюється логічна 1. З режиму ЗУПИНКА мікропроцесор може бути виведений сигналом перезапуску RESET або сигналом запиту на переривання по входу INT.

Завдання для домашньої підготовки

1. Ознайомитися з описом навчальної мікро-ЕОМ.

2. Ознайомитися з типовою мінімальною структурою мікро-ЕОМ, методами організації шин, підключенням пам'яті і зовнішніх пристроїв до магістралей МП.

3. Вивчити основні режими роботи керуючої програми "Монітор".

4. Вивчити внутрішні регістри МП КР580ВМ80А.

Завдання до лабораторної роботи

Завдання 1. Дослідити порядок вмикання мікро-ЕОМ.

Порядок виконання завдання:

- натиснути кнопку "–";
- натиснути кнопку "СБ". Спостерігати свічення знаку "–" зліва на дисплеї.

Завдання 2. Дослідити вміст пам'яті.

Порядок виконання завдання:

- натиснути кнопку "П". При цьому повинен погаснути знак "–" на дисплеї;
- послідовно натиснути кнопки "0", "В", "Е", "7". Переконатися, що при цьому кожна цифра буде записана в молодший розряд адресної частини дисплея і відбувається одночасне переміщення всіх знаків на адресному дисплеї на один знак уліво;
- після уведення четвертої цифри натиснути кнопку "|__|". На дисплеї повинно появитися число 21Н:
- натиснути кнопку "|__|". Мікро-ЕОМ збільшить на одиницю адресу на адресній частині дисплея і виведе на дисплей вміст комірки пам'яті за цією адресою. Послідовно натискуючи кнопку "|__|", перевірити вміст пам'яті ОЗПр:
- натиснути кнопку "ВП";
- натиснути кнопку "П", увести код 0000Н і натиснути кнопку "|__|". На дисплеї повинно появитись число С3Н. Переглянути вміст декількох комірок пам'яті ПЗПр (у перших трьох комірках пам'яті зберігається код команди безумовного переходу за адресою 0040Н - JMP 0040Н. Перший байт С3 - це код операції, а два наступних байти - адреса).

Завдання 3. Запис даних у пам'ять мікро-ЕОМ.

Порядок виконання завдання:

- натиснути кнопку "П", набрати адресу 0800Н і натиснути кнопку "|__|". На дисплеї появиться вміст комірки пам'яті за цією адресою;
- натиснути кнопки "1", "2". Записати число 12Н у комірку з адресою 0800Н, натиснувши кнопку "|__|". При цьому на дисплеї появиться адреса 0801Н і вміст комірки пам'яті за цією адресою;
- послідовно набираючи дані (дві будь-які цифри від 0 до F) і натискуючи кнопку "|__|", записати дані в пам'ять ЕОМ;
- закінчити директиву читання і модифікації пам'яті, натиснувши кнопку "ВП";

- набрати адресу 0800Н і переконатись, що уведені в мікро-ЕОМ дані записані в оперативну пам'ять.

Завдання 4. Запис чисел у програмно-доступні регістри мікропроцесора.

Порядок виконання завдання:

- натиснути кнопку "СБ";

- натиснути кнопку "РГ", а потім одну з кнопок ідентифікаторів регістрів. Ідентифікаторами регістрів є символи, які визначають регістри мікропроцесора:

A - регістр A;	L - регістр L;
B - регістр B;	F - регістр ознак (індикатор);
C - регістр C;	SL - молодший байт показника стека;
D - регістр D;	SH - старший байт показника стека;
E - регістр E;	PL - молодший байт лічильника команд;
H - регістр H;	PH - старший байт лічильника команд.

Відповіддю ЕОМ на уведення ідентифікатора є індикація на дисплеї вмісту вибраного регістра в Н-кодах;

- для запису числа у вибраний регістр увести нове число з допомогою інформаційних кнопок і натиснути кнопку "|__|";

- директиву читання і модифікації вмісту регістрів мікропроцесора закінчити натисненням на кнопку "ВП".

Завдання 5. Запуск демонстраційної програми.

Порядок виконання завдання:

- натиснути кнопку "СТ";

- увести адресу 0400Н. Ця адреса є адресою початку демонстраційної програми "Переміщення", яка записана в ПЗПр:

- натиснути кнопку "ВП". Спостерігати на дисплеї переміщення чисел 1, 2, 3, 4. Переконатися, що виконання програми може бути зупинене кнопкою "ПР". При зупинці програми на дисплей виводиться адреса, записана у лічильнику команд;

- прочитати вміст регістрів мікропроцесора на момент зупинки програми.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;

- структурну схему навчальної мікро-ЕОМ та її опис;

- структуру адресного простору мікро-ЕОМ;

- логічну структуру мікропроцесора КР580ВМ80А та її опис;

- інформацію про вміст внутрішніх програмно-доступних регістрів мікропроцесора після перезапуску мікро-ЕОМ та після переривання демонстраційної програми.

Контрольні запитання

1. Намалюйте структуру навчальної мікро-ЕОМ.
2. Покажіть мікросхему центрального процесора, мікросхеми оперативної та постійної пам'яті на макеті мікро-ЕОМ.
3. Поясніть, що називають шинами даних і адреси мікро-ЕОМ. Покажіть їх на макеті.
4. Яку пам'ять називають стековою?
5. Які режими роботи мікро-ЕОМ ви знаєте?
6. Коли використовується режим роботи мікропроцесора ОЧІКУВАННЯ?
7. Які адреси пам'яті мікро-ЕОМ типу УМК відносяться до ОЗПр і ПЗПр?
8. Як визначити частину адрес мікро-ЕОМ, що відноситься: до ОЗПр; до ПЗПр?
9. Які регістри МП називають програмно-доступними?
10. Яке призначення регістра ознак мікропроцесора?
11. Назвіть і поясніть призначення кнопок на пульті керування мікро-ЕОМ.
12. Яка інформація записується у регістри мікропроцесора і ОЗПр у процесі виконання програми початкового запуску мікро-ЕОМ?

26. НАПИСАННЯ ТА ВИКОНАННЯ ПРОСТИХ ПРОГРАМ

Мета роботи: дослідження виконання мікропроцесором окремих команд і простих програм; дослідження різних методів адресації в програмах; написання програм на мові Асемблера.

Теоретичні відомості

Цикли роботи мікропроцесора. Мікропроцесор КР580ВМ80А має фіксований набір команд. Час виконання команди визначається процесом одержання, розшифровування та виконання команди. Цей час складається з ряду часових інтервалів. Найбільш короткий інтервал часу, рівний періоду синхросигналів МП, називається машинним тактом.

Такт - найменший проміжок часу, необхідний для виконання однієї елементарної дії в МП. Цю елементарну дію називають мікрооперацією. Такт рівний періоду Т синхросигналів F1 і F2, які мають однакові періоди (рис. 26.1), проте тривалості імпульсів t_1, t_2 різні. Для навчальної мікро-ЕОМ типу УМК Т = 450 нс. Протягом одного машинного такту МП не змінює свого стану. В кожному стані МП може перебувати протягом певного числа тактів. Але є три стани, в яких МП може перебувати необмежено довго, лише ціле число тактів. Це стани - ОЧІКУВАННЯ, ЗАХОПЛЕННЯ та ЗУПИНКА.



Рис. 26.1. Сигнали синхронізації мікропроцесора (Т = 450 - 2000 нс; $t_1 \geq 90$ нс; $t_2 \geq 250$ нс).

Час, необхідний для вибору 1 байта інформації із пам'яті, або із зовнішнього пристрою, або для виконання команди, формат якої становить одне машинне слово, називається машинним циклом. Машинний цикл для МП може складатися із 3 - 5 машинних тактів. У залежності від типу команди час її виконання може становити 1 - 5 машинних циклів. Для мікропроцесора серії К580 існує 10 різних типів машинних циклів: вибір коду команди (цикл М1), читання даних із пам'яті, запис даних у пам'ять, вибір даних зі стека, запис даних у стек, уведення даних із зовнішнього пристрою, запис даних у зовнішній пристрій, цикл обслуговування переривання, зупинка, обслуговування переривання в режимі зупинки. Першим машинним циклом при виборі будь-якої команди є цикл М1.

На початку кожного машинного циклу (рис. 26.2) МП виставляє на шину даних 8 біт інформації (слово стану процесора), яка характеризує стан його внутрішніх вузлів і вказує, які дії буде виконувати МП під час даного машинного циклу. Ця інформація знаходиться на шині даних протягом дії сигналу SYNC, який завжди появляється на першому такті будь-якого машинного циклу (табл. 26.1).

Таблиця 26.1. Значення розрядів слова стану процесора для різних машинних циклів

	Тип машинного циклу	D7	D6	D5	D4	D3	D2	D1	D0
1	Вибір команди (M1)	1	0	1	0	0	0	1	0
2	Читання з пам'яті	1	0	0	0	0	0	1	0
3	Запис у пам'ять	0	0	0	0	0	0	0	0
4	Читання із стека	1	0	0	0	0	1	1	0
5	Запис у стек	0	0	0	0	0	1	0	0
6	Уведення із зовнішнього пристрою	0	1	0	0	0	0	1	0
7	Виведення у зовнішній пристрій	0	0	0	1	0	0	0	0
8	Підтвердження дозволу на переривання	0	0	1	0	0	0	1	1
9	Підтвердження зупинки	1	0	0	0	1	0	1	0
10	Підтвердження переривання при зупинці	0	0	1	0	1	0	1	1

Призначення розрядів слова стану процесора: D0(INTA) - підтвердження запиту на переривання; D1(WO) - запис у пам'ять або виведення у зовнішній пристрій: D2(STAK) - операція зі стеком; D3(HLTA) - підтвердження зупинки після виконання команди HLT; D4(OUT) - виведення у зовнішній пристрій; D5(M1) - перший цикл команди; D6(INP) - уведення із зовнішнього пристрою; D7(MEMR) - читання із пам'яті.



Рис. 26.2. Часові діаграми машинного циклу уведення коду команди в мікропроцесор.



Рис. 26.3. Часові діаграми машинного циклу виведення даних із мікропроцесора.

На кожному машинному циклі мікропроцесор перевіряє стан сигналу на вході READY. Логічний 0 на цьому вході зупиняє нормальну роботу МП, при цьому на ШД і ША знаходиться вся інформація, яка передається в даному циклі. В навчальній мікро-ЕОМ це використовується для дослідження виконання команд по машинних циклах.

Програмування мікропроцесора КР580ВМ80А. МП здатний сприймати лише програми, які складаються з послідовності команд, що представлені двійковими кодами. Програмування безпосередньо в машинних кодах веде до постійного використання багаторозрядних двійкових чисел, які є як кодами команд, так і кодами операндів.

Розглянемо програму додавання двох чисел, яка записана в машинних двійкових кодах. Одне із чисел 01100100 знаходиться в регістрі загального призначення В, а друге - 00010111 розміщене в комірці пам'яті з адресою 0000101100000000. Фрагмент програми наведений в табл. 26.2.

Таблиця 26.2. Програма додавання двійкових чисел 01100100 і 00010111 в машинних кодах

Адреса комірки пам'яті	*Вміст комірки пам'яті*
0000 1000 0000 0000	0111 1000
0000 1000 0000 0001	0010 0001
0000 1000 0000 0010	0000 0000
0000 1000 0000 0011	0000 1011
0000 1000 0000 0100	1000 0110
0000 1000 0000 0101	0111 0110

Перша команда - пересилка вмісту регістра В в акумулятор є однобайтовою, має код операції 01111000. Код операції розміщений ОЗПр за адресою 0000100000000000, яка для даної програми є початковою. Наступна команда - трибайтова, має код операції 00100001, який є першим байтом команди. Другий і третій байти, що розміщені в наступних комірках пам'яті і являють собою молодшу і старшу частини адреси 0000101100000000, передаються за цією командою в регістри L і H відповідно. Остання команда має код 01110110 і є командою зупинки (HLT).

У результаті виконання програми в акумуляторі буде записане число 0111101.

Запис програми, наведений в табл. 26.2, є громіздким і незручним. Тому прийнято машинні коди записувати у шістнадцятковій (або у вісімковій) системі числення.

В табл. 26.3 наведена та сама програма, але записана в шістнадцяткових кодах. Поряд з кодом операції наведені мнемокоди команд і назви операндів, які прийняті в системі команд мікропроцесора Intel 8080. Наприклад, шістнадцятковий код команди 78H, що має мнемонічне позначення MOV A, B, відповідає операції пересилки вмісту регістра В в акумулятор А.

Ефективність програмування в машинних кодах і мнемокодах невисока, а ймовірність появи помилки різко зростає при збільшенні довжини програми. Основні труднощі, які зустрічаються при написанні програм у мнемокодах, -

Таблиця 26.3. Програма додавання чисел 64H і 17H в шістнадцяткових кодах

Мнемокод	*Адреса*	*Вміст пам'яті*
MOV A, B	0800	78
LXI H, 0B00	0801	21
	0802	00
	0803	0B
ADD M	0804	86
HLT	0805	76

необхідність переведення мнемокодів команд у шістнадцяткову форму і розподіл комірок пам'яті за абсолютними адресами. Написання програм значно спрощується при використанні мови програмування Асемблера.

Мова Асемблера спрощує написання команд, полегшує пошук помилок у програмах, дозволяє легко вносити зміни в написані програми. У мові Асемблера замість машинних кодів використовується мнемонічна форма запису операцій, які виконує мікропроцесор. У мнемонічній формі (у вигляді сполучення букв, узятих із відповідних англійських слів) представляють вид операції, яку виконує процесор, операнди та адреси. Кожній команді на мові Асемблера відповідає команда в машинних кодах.

Перед виконанням програму необхідно перекласти з мови Асемблера на мову кодових комбінацій і в такому вигляді розмістити в пам'яті мікропроцесорного пристрою. Такий переклад здійснюється в мікро-ЕОМ з допомогою програми трансляції, яка називається Асемблером. Мовою Асемблера можна користуватися для програмування і в тих випадках, коли відсутня програма для трансляції. Трансляція у цьому випадку здійснюється вручну з використанням таблиці команд (така процедура називається ручним асемблюванням).

Мова Асемблера індивідуальна для кожного мікропроцесорного комплекту, тобто кожний мікропроцесорний комплект має свою мову Асемблера, яка відмінна від мови Асемблера інших комплектів.

Наступний рівень мови програмування - мова Макроасемблера. В ній передбачена можливість присвоювати ім'я певній послідовності команд. Тоді в будь-якому місці програми, де повинна бути ця послідовність, вказується лише ім'я послідовності. Використання мови Макроасемблера скорочує запис програм (у середньому на 5 - 20%).

Наступний рівень мови програмування - мова високого рівня. Мови високого рівня наближаються до звичайної математичної мови, яка описує процес розв'язування задачі, і тому вони легко засвоюються.

Мова Асемблера. Програма на мові Асемблера записується у вигляді послідовності речень, кожне з яких займає окремий рядок.

Кожне речення на мові Асемблера містить чотири частини (поля): поле мітки, поле коду операції, поле операнда і поле коментарів.

1. *Поле мітки.* Якщо реченню присвоюється ім'я, то воно записується в полі мітки і після імені ставиться двокрапка. Мітка утворюється з латинських букв у будь-якій послідовності (мова Асемблера використовує лише великі букви латинського алфавіту) і цифр, причому першим символом мітки повинна бути буква. Мітка повинна містити не більше п'яти символів. В одній програмі не може бути двох однакових міток. У машинній мові мітці відпові-

дають адреси комірок пам'яті, які містять команди, до яких передбачається звертатися в процесі виконання програми.

2. *Поле коду операції.* Це поле містить мнемокод команди або псевдокоманди.

3. *Поле операнда.* В полі операнда записується додаткова інформація, необхідна для виконання операції. Операндами можуть бути:

а) ідентифікатори регістрів (A, B, C, D, E, H, L, M);

б) ідентифікатори регістрових пар (B, D, H), акумулятора і регістра ознак - PSW, лічильника команд - PC, показника стека - SP;

в) безпосередні дані, представлені у двійковій, шістнадцятковій, вісімковій або десятковій системі числення. Для позначення системи числення після константи пишеться одна з латинських літер: B (двійкова), Q (вісімкова), H (шістнадцяткова). Десяткові константи записуються у звичайному вигляді. Константа повинна розпочинатися з цифри. Якщо першою цифрою є шістнадцяткові - A, B, C, D, E, F, то перед ними додається нуль. Константа може задаватися в коді ASCII (КОІ-8). У цьому випадку вказуються один або два символи, обмежені одинарними лапками;

г) мітка, що вказує адресу операнда;

ґ) вираз, який складається з констант, сполучених арифметичними або логічними операторами.

4. *Поле коментарів.* Розпочинається символом ";" (крапка з комою). Воно служить для запису будь-яких пояснень змісту виконуваних дій, котрі змогли б полегшити читання програми. Під коментар можна виділити повні рядки, розпочавши їх символом ";". Записи в полі коментарів потрібні лише програмісту, при трансляції вони ігноруються Асемблером.

Псевдокоманди Асемблера. Команди програми визначають дії, які виконуються мікропроцесором над даними при розв'язуванні задачі. Псевдокоманди не зв'язані з діями мікропроцесора над даними, вони лише повідомляють необхідні Асемблеру відомості і використовуються тільки в процесі трансляції програми на мову машинних кодів. У табл. 26.4 наведені найбільш вживані псевдокоманди.

Таблиця 26.4. Псевдокоманди Асемблера

Псевдокоманда	*Приклад запису*			
	Мітка	*Код*	*Операнд*	*Коментар*
ORG		ORG	0200H	; Команди розміщуються починаючи з адреси 0200H
EQU	TIME:	EQU	56	; Константі з міткою TIME присвоїти значення 56
DB	PR:	DB	37	; Для однобайтової змінної PR резервується комірка, в яку заноситься значення 37
DW	INIT:	DW	0	; Для двобайтової змінної INIT резервується дві комірки, в які заноситься 0
DS	ARR:	DS	100	; Для масиву з міткою ARR резервується 100 комірок у пам'яті
END		END		; Кінець програми

Розглянемо програму 26.1, яка завантажує в акумулятор число з комірки з адресою 0B00H, інвертує його і результат заносить у комірку з адресою 0B01H.

Програма 26.1 (у мнемокодах)

```
Мнемокод        Коментар
LDA 0B00H       ; одержати число з адреси 0B00H
CMA             ; інвертувати число
STA 0B01H       ; записати результат за адресою 0B01H
RST1            ; перервати виконання програми
```

Для запису програми в пам'ять мікро-ЕОМ необхідно перевести мнемокоди команд у машинні коди. Команди в програмі можуть бути одно-, дво- або трибайтові і повинні займати в пам'яті відповідно одну, дві або три адреси.

Програма 26.1 (розміщення за адресами пам'яті)

```
Адреса  Число  Коментар
0800    3A     ; код команди LDA
0801    00     ; молодший байт адреси
0802    0B     ; старший байт адреси
0803    2F     ; код команди CMA
0804    32     ; код команди STA
0805    01     ; молодший байт адреси
0806    0B     ; старший байт адреси
0807    CF     ; код команди RST1
```

Попередній запис програм зручно проводити в більш компактній формі. В програмі вказується лише початкова адреса кожної команди. При цьому враховується, що в залежності від формату команди в пам'яті будуть займати від однієї до трьох послідовних комірок. При такому записі в лівому стовпці вказується лише адреса команд у програмі.

Програма 26.1 (загальний вигляд запису)

```
Адреса  Машинний код  Мітка  Мнемокод        Коментар
0800    3A 00 0B              LDA, 0B00H      ; одержати число
0803    2F                    CMA             ; інвертувати число
0804    32 01 0B              STA, 0B01H      ; записати на адресу
                                              ; 0B01
0807    CF                    RST1            ; перервати виконання
                                              ; програми
```

У програмі 26.1 використовується прямий спосіб адресації.

Розглянемо аналогічну програму з використанням непрямого способу адресації (програма 26.2).

Програма 26.2

```
Адреса  Машинний код  Мітка  Мнемокод        Коментар
0800    21 00 0B             LXI H, 0B00H    ; записати в регістри H, L
                             ; число 0B00H
0803    7E           MOV A, M                ; одержати число з
                             ; адреси, яка вказана в
                             ; регістрах H, L
0804    2F           CMA                     ; інвертувати число в
                             ; акумуляторі
0805    23           INX H                   ; збільшити на 1 число
                             ; в регістрах H, L
0806    77           MOV M, A                ; записати число із
                             ; акумулятора на адресу,
                             ; яка вказана в H, L
0807    CF           RST1                    ; перервати виконання
                             ; програми
```

Завдання для домашньої підготовки

1. Ознайомитись зі структурою команд мікропроцесора КР580ВМ80А.
2. Вивчити методи програмування на мові Асемблера і в машинних кодах для МП КР580ВМ80А.
3. Розглянути правила виконання команд INR A (3C), DCR A (3D), ADD A (87), ANA A (A7), ORA A (B7), CMP A (BF) (у дужках вказані машинні коди команд у шістнадцятковій системі числення).
4. Проаналізувати результати виконання програми 26.1, якщо на адресу 0803H будуть записані коди команд, які наведені в п. 3 завдання. Результати виконання програми для різних команд занести в табл. 26.5.
5. Розробити програми: а) збільшення на 5 числа, яке записане на адресу 0B00H, і запису результату за адресою 0B01H (програма 26.3); б) додавання чисел, які записані на адреси 0B00H та 0BA0H, і запису результату за адресою 0B01H (програма 26.4).

Таблиця 26.5

Число, записане за адресою 0B00H	*Команда, записана за адресою 0803H*	*Число, записане за адресою 0B01H*

Завдання до лабораторної роботи

Завдання 1. Дослідити програму 26.1.

Порядок виконання завдання:

- увести в мікро-ЕОМ програму 26.1;
- записати на адресу 0B00H досліджуване число;
- здійснити пуск програми з адреси 0800H. Перевірити результат виконання програми, прочитавши число за адресою 0B01H;
- дослідити процес виконання програми по командах;
- дослідити процес виконання програми по машинних циклах;
- замінюючи в програмі 26.1 команду CMA на команди, наведені в п. 3 завдання для домашньої підготовки, дослідити результат виконання програми по числу, записаному за адресою 0B01H. Перевірити табл. 26.5.

Завдання 2. Дослідити програму 26.2.

Порядок виконання завдання:

- увести в мікро-ЕОМ програму;
- записати на адресу 0B00H досліджуване число;
- здійснити пуск програми з адреси 0800H. Перевірити результат виконання програми по числу, яке записане за адресою 0B01H;
- дослідити процес виконання команди MOV A, M по машинних циклах.

Завдання 3. Дослідити програму 26.3.

Порядок виконання завдання:

- увести в мікро-ЕОМ програму;
- здійснити її пуск і перевірити результат її виконання для чисел 05, 0FEH, записаних за адресою 0B00H.

Завдання 4. Дослідити програму 26.4.

Порядок виконання завдання:

- увести в мікро-ЕОМ програму 26.4;
- перевірити результат виконання програми для чисел 0BH і 0B0H, 0FEH і 0B5H.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- заповнену таблицю 26.5 для випадків виконання програми 26.1 при використанні команд, наведених у п. 3 завдання для домашньої підготовки;
- розроблені при підготовці до лабораторної роботи програми 26.3, 26.4;
- результати дослідження роботи програм для завдань 1 - 4.

Контрольні запитання

1. Які проміжки часу називають: машинним тактом; машинним циклом?
2. Назвіть машинні цикли мікропроцесора КР580ВМ80А.
3. Як підрахувати час виконання команди мікропроцесором?

4. Які основні типи команд мікропроцесора КР580ВМ80А ви знаєте?
5. Поясніть правила виконання команд ADD A, ADC B, SUB A.
6. Поясніть правила виконання команди RST1.
7. При яких командах мікропроцесора змінюється вміст його регістра SP?
8. Поясніть часові діаграми на рис. 26.1.
9. Поясніть часові діаграми на рис. 26.2.
10. Поясніть часові діаграми на рис. 26.3.
11. Спроектуйте схему запису слова стану процесора для мікропроцесора КР580ВМ80А.

27. УВЕДЕННЯ-ВИВЕДЕННЯ ДАНИХ, ОРГАНІЗАЦІЯ УМОВНИХ ПЕРЕХОДІВ

Мета роботи: ознайомлення з методами обміну інформацією з найпростішими пристроями уведення-виведення. Вивчення програмних способів маскування даних і організації умовних переходів у мікро-ЕОМ.

Теоретичні відомості

Зв'язок мікропроцесора (МП) з навколишнім світом здійснюється через пристрої уведення-виведення (ПрУВ). Взаємодія між ПрУВ і МП реалізується за допомогою портів уведення-виведення. Напрям передачі інформації розглядається відносно мікропроцесора. Тому портом уведення називають будь-яке джерело даних, яке передає інформацію в МП. Портом виведення називають пристрій, який сприймає інформацію від мікропроцесора, коли останній звертається до нього. Порти уведення-виведення мають свої адреси, тому до одного МП можна приєднувати декілька ПрУВ.

У мікропроцесорі типу КР580ВМ80А для адресації портів (тобто для вибирання потрібного пристрою) використовується частина адресної шини (вісім молодших біт). МП дозволяє приєднувати до 256 портів виведення і до 256 портів уведення. Порти "активізуються" (можуть сприймати або видавати інформацію), якщо на адресній шині появляється код, який відповідає номерові порту. При цьому по шині керування для порту уведення повинен бути поданий сигнал читання із порту I/OR, а для порту виведення - сигнал запису в порт I/OW.

Мікропроцесор КР580ВМ80А використовує команди IN та OUT для обміну інформацією з пристроями уведення-виведення. При виконанні команди IN <A1> (код команди 0DBH) МП читає число з вхідного пристрою, адреса якого (A1), і записує його в акумулятор. При виконанні команди OUT <A1> (код команди 0D3H) мікропроцесор записує число з акумулятора в порт виведення, адреса якого (A1).



Рис. 27.1. Умовне графічне позначення мікросхеми К589ИР12.

Портом уведення або виведення може бути 8-розрядний регістр, який приєднаний до шини даних МП. З цією метою часто використовується багаторежимний буферний регістр (ББР), який виготовляється у вигляді мікросхеми типу К589ИР12 (аналог I8212). Умовне графічне зображення ББР наведене на рис. 27.1. Ця мікросхема містить восьмирозрядний регістр на основі D-тригерів, логічну схему керування та тригер запиту на переривання. Режим роботи ББР визначається сигналом, який подається на вхід MD: MD = 0 відповідає запису інформації в регістр, а MD = 1 - виведенню інформації.

Таблиця 27.1. Призначення виводів мікросхеми К589ИР12

Номер виводу	*Позначення*	*Тип виводу*	*Функціональне призначення*
1, 13	CS1, CS2	Входи	Вибір кристала
2	MD	Вхід	Вибір режиму
3, 5, 7, 9 16, 18, 20, 22	D0 - D7	Входи	Інформація
4, 6, 8, 10, 15, 17, 19, 21	Q0 - Q7	Виходи (Z-стан)	Інформація
11	EW	Вхід	Сигнал стробування
12	GND		Спільний
14	R	Вхід	Встановлення нуля
23	INR	Вихід	Запит на переривання
24	U_{cc}		Напруга живлення 5 В

Уведення інформації із зовнішнього пристрою (ЗПр) через ББР у мікропроцесор (рис. 27.2) при MD = 0 здійснюється таким чином: зовнішній пристрій, який підготовив байт інформації для передачі у мікропроцесор, виробляє сигнал запису даних EW = 1. Коли сигнал на вході EW змінюється з 1 на 0, інформація записується у ББР. Виходи Q0 - Q7 знаходяться при цьому у високоомному стані.

Коли мікропроцесор виконує команду "Читати інформацію з порту", по шині керування на вхід CS2 надходить сигнал I/OR високого рівня (логічна 1), а на вхід CS1 - сигнал вибору кристала низького рівня від дешифратора адреси. Тоді виходи Q0 - Q7 відкриваються й інформація з ББР подається на шину даних мікропроцесора.



Рис. 27.2. Використання мікросхеми К589ИР12 у пристроях уведення-виведення інформації: *а* - порт уведення; *б* - порт виведення.

Виведення інформації з МП через шину даних у ЗПр здійснюється при MD = 1 і EW = 1. Коли мікропроцесор виконує команду запису інформації в порт, то по шині керування на вхід CS2 подається сигнал I/OW високого рівня, а на вхід CS1 - сигнал вибору кристала низького рівня від дешифратора адреси. Після перепаду сигналу на вході CS2 з 1 в 0 інформація записується у ББР і через виходи Q0 - Q7 надходить у зовнішній пристрій. Приклад реалізації портів уведення і виведення з використанням регістра типу К589ИР12 показаний на рис. 27.2.



Рис. 27.3. Схема приєднання вхідного і вихідного пристроїв до мікро-ЕОМ.

Часто для реалізації обміну інформацією між мікропроцесором і зовнішніми пристроями паралельним кодом (при кожній операції передається 8 біт інформації) використовується мікросхема КР580ВВ55 - універсальний паралельний інтерфейс із програмним керуванням режимами роботи. Ця мікросхема має три 8-розрядні порти уведення-виведення.

Схема приєднання пристроїв уведення і виведення до мікро-ЕОМ, які використовуються в даній роботі, показана на рис. 27.3. Пристрій уведення являє собою три кнопки S1 - S3. Якщо кнопка не натиснута, то на вхідний порт по відповідній лінії подається 0, а при натисненні на кнопку - 1. Вихідний пристрій складається із світлових діодів HL1 - HL8, які відображають інформацію, що записується у порт виведення. Свічення діода відповідає наявності логічної 1 у даному розряді порту виведення.

Найпростіша програма (програма 27.1) уведення коду з вхідного пристрою (з адресою 91H) і виведення його у вихідний пристрій (з адресою 90H) має вигляд, наведений нижче.

Програма 27.1

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0800	3E 82		MVI A, 82H	; встановити режим портів:
0802	D3 93		OUT 93H	; порт А - виведення,
				; порт В - уведення
0804	DB 91	CNT:	IN 91H	; записати число із вхідного
				; пристрою з адресою 91H
				; в акумулятор
0806	D3 90		OUT 90H	; записати число з акумуля-
				; тора у вихідний пристрій
				; з адресою 90H
0808	C3 04 08		JMP CNT	; перейти на мітку CNT

В цій і наступних програмах перші дві команди: завантажити в акумулятор код слова керування універсальним паралельним інтерфейсом КР580ВВ55 (MVI A, 82H) і вивести вміст регістра А в регістр слова керування з адресою 93H (OUT 93H) служать для програмування режиму роботи пристрою уведення-виведення.

Організація умовних переходів у мікро-ЕОМ здійснюється з використанням регістра ознак МП.

Регістр ознак має п'ять розрядів, кожний з яких приймає значення 0 або 1 за певним правилом у відповідності з виконанням МП останньої команди. Цими розрядами є:

1. Розряд перенесення С - CARRY. В нього записується 1, якщо при виконанні арифметичної операції було переповнення акумулятора (перенесення із старшого розряду або запозичення в старший розряд), інакше в розряд записується 0.

2. Розряд знаку S - SIGN. В нього записується 1, якщо при виконанні арифметичних або логічних операцій в старшому, сьомому, розряді акумулятора записана 1, інакше в розряд записується 0.

3. Розряд нульового результату Z - ZERO. В нього записується 1, якщо при виконанні арифметичних або логічних операцій усі розряди числа в акумуляторі мають 0, інакше в розряд записується 0.

4. Додатковий розряд перенесення AC - AUX.CARRY. В нього записується 1, якщо при виконанні операцій в акумуляторі мало місце перенесення 1 із третього розряду в четвертий.

5. Розряд парності Р - PARITY. В нього записується 1, якщо при виконанні операції в розрядах акумулятора буде парне число одиниць.

У багатьох випадках при виконанні програм необхідно перевіряти або змінювати стан одного чи декількох розрядів числа в акумуляторі. Це можна реалізувати за допомогою операцій:

- логічного множення числа в акумуляторі і певного числа, яке називають маскою, після чого розряд числа в акумуляторі містить 0, якщо у відповідному розряді маски був записаний 0, і не змінить його, якщо в розряді числа маски записана 1;

- логічного додавання числа в акумуляторі і маски, в результаті в розряд числа в акумуляторі буде записана 1, якщо в такому ж розряді маски є 1, і не змінить його, якщо у відповідному розряді маски записаний 0;

- логічною операцією АБО З ВИКЛЮЧЕННЯМ числа в акумуляторі і маски. Результат операції - інверсія вмісту розряду числа, якщо у відповідному розряді маски записана 1, і розряд числа не змінюється, якщо в цьому ж розряді маски записаний 0.

Логічні операції можна виконувати також із вмістом акумулятора і внутрішніх регістрів мікропроцесора. В цьому випадку команди однобайтові. При виконанні всіх логічних команд змінюються розряди Z, S, P, AC регістра ознак, а в розряд C записується 0. Програма маскування окремих розрядів числа, уведеного із вхідного пристрою, наведена нижче (програма 27.2). Програма виводить результат маскування у вихідний пристрій.

Програма 27.2

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0800	3E 82		MVI A, 82H	; встановити режим
0802	D3 93		OUT 93H	; портів
0804	DB 91	CNT:	IN 91H	; одержати число із
				; вхідного пристрою
0806	E6 04		ANI 04	; виконати логічну операцію
0808	D3 90		OUT 90H	; записати результат
				; у вихідний пристрій
080A	C3 04 08		JMP CNT	; іти на початок

Умовні переходи організуються в програмах за допомогою команд умовних переходів. При виконанні цих команд МП перевіряє стан відповідного розряду регістра ознак. Якщо при перевірці умова не виконується, то виконується наступна за порядком команда програми. Всі команди умовних переходів - трибайтові. Перший байт містить код команди, другий та третій байти - адресу передачі керування. Таким чином, команди умовних переходів дозволяють створювати розгалужені програми і залежно від вмісту регістра ознак переходити на різні ділянки програми.

Наведена програма 27.3 призначена для перевірки наявності 1 в другому розряді числа, записаного у вхідний пристрій. Програма використовує маскування числа й умовний перехід.

Програма 27.3

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0800	3E 82		MVI A, 82H	; встановити режим
0802	D3 93		OUT 93H	; портів
0804	DB 91	WAIT:	IN 91H	; одержати число із вхідного ; пристрою
0806	E6 02		ANI 02	; перевірити, чи натиснута ; кнопка S2
0808	CA 04 08		JZ WAIT	; іти на WAIT, якщо кнопка ; не натиснута
080B	D3 90		OUT 90H	; записати результат ; у вихідний пристрій
080D	CF		RST 1	; закінчити виконання ; програми

У наведених вище програмах має місце лише один цикл, в якому працювала мікро-ЕОМ. Програма 27.4, в якій перевіряється наявність 1 у першому, а потім у другому розрядах числа, уведеного із вхідного пристрою, містить два цикли.

Програма 27.4

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0800	3E 82		MVI A, 82H	; встановити режим
0802	D3 93		OUT 93H	; портів
0804	DB 91	WAIT1:	IN 91H	; одержати число із ; вхідного пристрою
0806	E6 01		ANI 01	; кнопка S1 натиснута?
0808	CA 04 08		JZ WAIT1	; якщо ні, то йти на WAIT1
080B	3E FF		MVI A, 0FFH	; якщо так, то засвітити
080D	D3 90		OUT 90H	; світлові діоди вихідного ; пристрою
080F	DB 91	WAIT2:	IN 91H	; одержати число із вхідного ; пристрою
0811	E6 04		ANI 04	; кнопка S3 натиснута?
0813	CA 0F 08		JZ WAIT2	; якщо ні, то йти на мітку ; WAIT2
0816	3E 00		MVI A, 00	; якщо так, то погасити ; світлові діоди вихідного
0818	D3 90		OUT 90H	; пристрою
081A	C3 04 08		JMP WAIT1	; повторити програму

Завдання для домашньої підготовки

1. Вивчити способи організації обміну інформацією між мікро-ЕОМ і зовнішніми пристроями. Розгляньте схеми приєднання пристроїв уведення-виведення даних, які використовуються при проведенні лабораторної роботи.
2. Ознайомитись із командами уведення-виведення МП КР580ВМ80А, а також із часовими діаграмами їх виконання.
3. Вивчити групи логічних команд та команд умовних переходів.
4. Ознайомитись з розрядами регістра ознак МП та правилами запису в них 1.
5. Ознайомитись з програмами 27.1 - 27.4.
6. Самостійно розробити програми: а) свічення світлових діодів вихідного пристрою, якщо одночасно натиснуті кнопки S2 і S3; б) свічення світлових діодів вихідного пристрою, які відповідають парним номерам, якщо натиснута кнопка S1, і свічення діодів, які відповідають непарним номерам, якщо натиснута кнопка S2.

Завдання до лабораторної роботи

Завдання 1. Дослідити програму 27.1.

Порядок виконання завдання:

- увести в мікро-ЕОМ програму 27.1;

- здійснити пуск програми. Переконатися, що при виконанні програми мікро-ЕОМ постійно переписує дані з вхідного пристрою у вихідний. Для цього з допомогою перемикачів S1 - S3 змінювати коди, які записуються у порт В. Інформація, яка виводиться у вихідний пристрій, відображається світловими діодами HL1 - HL8 (рис. 27.2).

Завдання 2. Дослідити програму 27.2.

Порядок виконання завдання:

- увести програму в мікро-ЕОМ, здійснити її пуск і дослідити результат її виконання по числу, яке відображається вихідним пристроєм;

- помінявши в програмі 27.2 двобайтову команду ANI <D> на однобайтові ANA A, XRA A, ORA A, дослідити результат їх виконання по числу, яке записується у вихідний пристрій.

Завдання 3. Дослідити програму 27.3.

Порядок виконання завдання:

- увести програму, здійснити її пуск;

- переконатися, що мікро-ЕОМ реагує лише на ті числа, які містять 1 в першому розряді. Після закінчення виконання програми перевірити, чи в розряді Z регістра ознак записана 1.

Завдання 4. Дослідити програму 27.4.

Порядок виконання завдання:

- увести програму в мікро-ЕОМ, здійснити її пуск;

- переконатися, що при наявності 1 в нульовому розряді числа, яке уводиться з вхідного пристрою, світяться діоди вихідного пристрою;

- записати 1 у другий розряд числа, яке уводиться з вхідного пристрою (натиснути кнопку S3), і переконатися, що світлові діоди вихідного пристрою вимикаються.

Завдання 5. Дослідити програми, розроблені в п. 6 завдання для домашньої підготовки.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- схеми приєднання зовнішніх пристроїв до мікро-ЕОМ;
- самостійно розроблені і досліджені в процесі виконання лабораторної роботи програми. вказані в п. 6 завдання для домашньої підготовки;
- повний перелік команд передачі керування за умовою для МП КР580ВМ80А;
- повний перелік команд логічних операцій для МП КР580ВМ80А.

Контрольні запитання

1. З допомогою яких команд мікро-ЕОМ може здійснювати уведення-виведення інформації?
2. За скільки машинних тактів здійснюється уведення-виведення інформації командами IN <A>, OUT <A>?
3. Які режими адресації операндів ви знаєте?
4. При виконанні яких команд, наведених у програмі 27.2, змінюються розряди регістра ознак?
5. За яких умов записуються 1 в розряди регістра ознак?
6. Що називають: портом уведення; портом виведення?
7. Назвіть види логічних операцій, які виконуються МП КР580ВМ80А.
8. Яке число називається маскою?
9. Яке число буде в акумуляторі після виконання команди ANI 01 у програмі 27.4?
10. З якою метою і як реалізуються переривання в МП типу КР580ВМ80А?

28. ПІДПРОГРАМА І СТЕК

Мета роботи: вивчення способів запису та звертання до підпрограм; вивчення методів використання стека при написанні програм.

Теоретичні відомості

При написанні програм необхідно їх робити якомога коротшими. З цією метою частина програми, що багато разів повторюється, або програма, яка часто використовується, може бути оформлена у вигляді підпрограм - послідовності команд, виконання яких може бути викликане з будь-якого місця програми довільне число раз. Процес передачі керування підпрограмі називається її викликом. Дані і адреси, необхідні для роботи підпрограми, називають вхідними параметрами. Результати роботи підпрограми, які передаються після її роботи в основну програму, називають вихідними параметрами.

Для виклику підпрограми і повернення з неї використовуються команди CALL <A2><A1> і RET. Команда CALL <A2><A1> завантажує в лічильник команд МП байти <A2><A1>, які записані на дві наступні адреси пам'яті після адреси, на яку записаний код команди CALL (CD). Причому байт <A2> записується в молодший байт лічильника команд, а третій байт команди <A1> - у старший байт лічильника команд. Одночасно мікропроцесор записує в стек адресу наступної, після команди CALL, команди основної програми, до якої він буде звертатись після виконання підпрограми.

Стек - спеціально організована область пам'яті ОЗПр в мікро-ЕОМ для тимчасового зберігання даних або адрес. Число, записане в стек останнім, читається з нього першим.

Команда повернення з підпрограми RET (C9) заносить у лічильник команд два байти, які записані в стеку в даний момент. Після цього виконання програми буде продовжене з цієї адреси. Кожна підпрограма повинна закінчуватися командою RET.

Автоматичне зберігання та відновлення адреси основної програми при виконанні підпрограм дозволяє робити підпрограми, які вкладені одна в одну, тобто викликати одну підпрограму з іншої. Число вкладених одна в одну підпрограм для даної мікро-ЕОМ визначається лише розміром стека.

Існують також команди, які дозволяють викликати підпрограми і повертатись із них по певному стану розрядів регістра ознак. Усі команди умовного виклику підпрограм - трибайтові, другий і третій байти містять адресу підпрограми.

Крім команд переходу на підпрограми і повернення з них, у стек можна заносити інформацію з допомогою команд PUSH <R> (записати в стек вміст регістра R) і POP <R> (занести дані зі стека в регістр R). Ці команди однобайтові. При написанні програм необхідно на початку програми визначити, яка область пам'яті відводиться під стек, записавши в регістр SP адресу вершини

стека за допомогою команди LXI SP <A2><A1>, або командою SPHL (поміняти вміст регістрів SP і HL).

Усі операції зі стеком повинні бути збалансовані - будь-яка підпрограма повинна містити однакову кількість команд PUSH <R> і POP <R> і закінчуватись командою RET.



Рис. 28.1. Схема приєднання вхідного і вихідного пристроїв до мікро-ЕОМ.

Алгоритм роботи простої підпрограми часової затримки наведений на рис. 28.2. Загальний час затримки обчислюється за формулою:

$$T_D = t_1 + (t_2 + t_3 + t_4)N_1 + t_5,$$

де N_1 - число, записане в лічильник. У цій підпрограмі лічильником є регістр B. Команда NOP потрібна для збільшення часу виконання циклу і відповідно всієї затримки. Замість команди NOP може бути записана будь-яка послідовність команд, виконання яких не змінить вмісту регістрів МП.

Підпрограма DLY (програма 28.1) є підпрограмою часової затримки, яка записана у відповідності з алгоритмом рис. 28.2.

Програма 28.1

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0900	06 N1		MVI B, N1	; завантажити в регістр B ; число N_1
0902	00	DLY:	NOP	; немає операції
0903	05		DCR B	; зменшити число ; в регістрі B на 1

Продовження програми 28.1

```
0904    C2 02 09        JNZ DLY     ; якщо вміст B не рівний нулю,
                                    ; то іти на DLY
0907    C9              RET         ; повернутись в основну
                                    ; програму
```

Максимальний час затримки має місце, коли $N_1 = 00$, мінімальний - при $N_1 = 01$.

Підпрограма DEL (програма 28.2) є підпрограмою часової затримки на час до 0,7 секунди. При виконанні програми зберігається вміст регістрів A, D, E, H, L і F. Параметр програми (число, яке визначає час затримки) заноситься командами LHLD <A2><A1> і XCHG з комірок пам'яті з адресою 0B50H (молодший байт) і 0B51H (старший байт).

Програма 28.2

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0900	F5	DEL:	PUSH PSW	: зберегти в стеку вмісти
0901	E5		PUSH H	: регістрів A, F, H, L, D, E
0902	D5		PUSH D	
0903	2A 50 0B		LHLD 0B50H	: завантажити пару HL
				: числом з адреси 0B50
0906	EB		XCHG	: поміняти вміст HL і DE
0907	1B	M1:	DCX D	: зменшити вміст пари
				: DE на 1
0908	7A		MOV A, D	: передати дані
				: з регістра D в A
0909	B3		ORA E	: логічне додавання вмісту
				: регістрів A і E
090A	C2 07 09		JNZ M1	: якщо число в регістрі DE
				: не рівне нулю,
				: то йти на M1
090D	D1		POP D	: відновити вміст регістрів
090E	E1		POP H	: D, C, H, L, A, F
090F	F1		POP PSW	:
0910	C9		RET	: повернутися в основну
				: програму

Використання підпрограм розглянемо на прикладі програми 28.3 (програма "Символ"), алгоритм якої зображений на рис. 28.3. Ця програма контролює стан кнопки S1 і, якщо вона натиснута, формує на індикаторі зображення символу, коди якого знаходяться в пам'яті починаючи з адреси 0848H. Погасити індикатор можна, натиснувши на кнопку S2 (рис. 28.1).



Рис. 28.2. Алгоритм підпрограми часової затримки.



Рис. 28.3. Алгоритм програми "Символ".



Рис. 28.4. Формування зображення на індикаторі.

Спосіб формування зображення на світлодіодній матриці пояснює рис. 28.4. Матриця має 7 рядків і 5 стовпців. Світлові діоди в рядку мають спільні катоди, а в стовпці - спільні аноди. Світитися буде той діод (або група діодів), катод якого має напругу, близьку до нуля, а на відповідний стовпець подана висока напруга. Виводи рядків через буферні логічні елементи приєднані до ліній порту B, а виводи стовпців - до ліній порту A. Наприклад, щоб світились чотири верхніх діоди у першому стовпці (відлік ведеться зверху вниз і зліва направо), потрібно у порт A вивести число 00010000B (10H), а у порт B - число 00001111B (0FH).

Програма 28.3 (програма "Символ")

Адреса	Машинний код	Мітка	Мнемокод	Коментар
0800	31 DA 0B		LXI SP, 0BDAH	
0803	3E 89		MVI A, 89H	
0805	D3 93		OUT 93H	
0807	21 00 01		LXI H, 0100H	
080A	22 50 0B		SHLD 0B50H	
080D	CD 30 08	P1:	CALL STR	
0810	CD 35 08		CALL KNP1	
0813	21 48 08	BUK:	LXI H, TAB	
0816	06 01		MVI B, 1	
0818	0E 05		MVI C, 5	

Продовження програми 28.3

```
081A    CD 3E 08      ROT:    CALL SWIT
081D    78                    MOV A, B
081E    07                    RLC
081F    47                    MOV B, A
0820    23                    INX H
0821    0D                    DCR C
0822    C2 1A 08              JNZ ROT
0825    DB 92                 IN 92H
0827    2F                    CMA
0828    E6 02                 ANI 02
082A    CA 13 08              JZ BUK
082D    C3 0D 08              JMP P1
0830    3E 00         STR:    MVI A, 0
0832    D3 90                 OUT 90H
0834    C9                    RET
0835    DB 92         KNP1:   IN 92H
0837    2F                    CMA
0838    E6 01                 ANI 1
083A    CA 35 08              JZ KNP1
083D    C9                    RET
083E    7E            SWIT:   MOV A. M
083F    D3 91                 OUT 91H
0841    78                    MOV A, B
0842    D3 90                 OUT 90H
0844    CD 00 09              CALL DEL
0847    C9                    RET
0848    1F 30         TAB:    DB 1FH. 30H
084A    50 50                 DB 50H. 50H
084C    4F                    DB 4FH
```

Програма "Символ" розпочинається групою команд, які встановлюють адресу вершини стека, програмують режим роботи універсального паралельного інтерфейсу КР580ВВ55, завантажують константу підпрограми часової затримки DEL, і працює з трьома підпрограмами: STR, KNP1, SWIT. Підпрограма STR розпочинається з адреси 0830H і використовується, коли потрібно припинити свічення індикатора. Підпрограма SWIT працює з регістрами B. C. H, L. У регістрі B знаходиться адреса стовпця. регістр C служить лічильником, а пара HL використовується для вибору чисел з пам'яті (починаючи з адреси 0848H) і виведення їх у порт B. У порт A виводиться адреса (номер) стовпця з регістра B. Підпрограма KNP1 контролює стан кнопки S1: якщо вона натиснута, то передає керування основній програмі.

Завдання для домашньої підготовки

1. Ознайомитись з командами виклику і повернення з підпрограм згідно з умовою для мікропроцесора КР580ВМ80А.
2. Визначити, при яких числах, записаних у регістр В, програма 28.1 буде реалізовувати мінімальний і максимальний час затримки. Підрахувати цей час, якщо тривалість машинного такту МП Т = 450 нс.
3. На основі програм 28.1 і 28.2 написати програму, яка засвічує світловий діод (будь-який) вихідного пристрою (рис. 28.1) на час 5 с.
4. Вивчити програму 28.3, яка виводить на індикатор зображення літери "У". Звернути увагу, що при натисненні на кнопки S1 - S3 у вхідний порт С по відповідних лініях С0 - С2 записується логічний 0. Проаналізувати, як буде працювати програма 28.3, коли в комірку пам'яті з адресою 0809Н записати число 0АН.

Завдання до лабораторної роботи

Завдання 1. Дослідити процеси виконання команд виклику та повернення із підпрограми, а також команд роботи зі стеком.

Порядок виконання завдання:

- увести в мікро-ЕОМ програми 28.2 і 28.4;
- записати в комірки пам'яті з адресами 0В50Н і 0В51Н числа 02 і 00 відповідно;
- виконати програму 28.4 по машинних циклах. Перевірити вмісти всіх регістрів МП;
- замінити в підпрограмі DEL (програма 28.2) команду POP PSW на команду NOP і прослідкувати, як буде виконуватися програма 28.4. Пояснити зміни, що сталися.

Програма 28.4

```
LXI SP, 0BDAH
CALL DEL
RST1
```

Завдання 2. Дослідити програму часової затримки на прикладі програми, яка послідовно засвічує і гасить світлові діоди вихідного пристрою.

Порядок виконання завдання:

- увести в мікро-ЕОМ програму, яка розроблена в п. 3 завдання для домашньої підготовки;
- здійснити її пуск та переконатися, що вона працює;
- змінити числа, які записуються в регістри D, E в підпрограмі DEL. Перевірити можливість зміни тривалості затримки.

Завдання 3. Дослідити програму 28.3.

Порядок виконання завдання:

- увести програму, здійснити її пуск;

- переконатись, що мікро-ЕОМ контролює стан кнопки S1 (рис. 28.1) і виводить на індикатор зображення літери "У", якщо натиснути кнопку;
- модифікувати програму 28.3 так, щоб мікро-ЕОМ контролювала кнопки S2 і S3 і виводила зображення іншого символу.

Зміст звіту

Звіт про виконану роботу повинен містити:
- назву та мету роботи;
- повний перелік команд виклику і повернення з підпрограм для МП типу КР580ВМ80А;
- перелік команд роботи зі стеком для цього ж мікропроцесора;
- результати розрахунків часу затримки за п. 2 завдання для домашньої підготовки;
- розроблені програми згідно з п. 3 і 4 завдання для домашньої підготовки;
- результати виконання завдань 1 - 3;
- програму свічення діода тривалістю 5 с;
- модифіковану програму при виконанні завдання 3.

Контрольні запитання

1. В якій послідовності записуються і читаються зі стека вміст акумулятора та вміст регістра ознак МП при виконанні команд PUSH PSW та POP PSW?
2. Якими командами можна задати або замінити область пам'яті, яка відводиться під стек?
3. Поясніть порядок виконання команди RET мікропроцесором.
4. Порівняйте процеси виконання команд CALL і RST.
5. В якій послідовності зберігаються і відновлюються вмісти регістрів мікропроцесора в підпрограмах?
6. Яка мінімальна адреса буде записана в стеку при виконанні програми 28.4?
7. Який максимальний час затримки може забезпечити програма 28.2, якщо тривалість машинного такту T = 0,45 мкс?
8. З якою метою використовується команда CMA в програмі 28.3?
9. Як змінити підпрограму KNP1 у програмі 28.3, щоб мікро-ЕОМ контролювала стан, коли натиснені дві кнопки одночасно?
10. Який режим роботи мікро-ЕОМ називають режимом прямого доступу до пам'яті (ПДП)?

29. ОРГАНІЗАЦІЯ ОБМІНУ ІНФОРМАЦІЄЮ. ІНТЕРФЕЙСИ МІКРО-ЕОМ

Мета роботи: вивчення способів обміну інформацією між мікро-ЕОМ і зовнішніми пристроями. Моделювання радіального паралельного інтерфейсу.

Теоретичні відомості

Для забезпечення зв'язку мікро-ЕОМ з різними зовнішніми пристроями (ЗПр) використовують два типи інтерфейсів - паралельний і послідовний. Інтерфейс - це сукупність уніфікованих апаратних, програмних та конструктивних засобів, які забезпечують обмін інформацією між мікро-ЕОМ і ЗПр або між двома мікро-ЕОМ.

У мікропроцесорних пристроях для реалізації паралельного уведення-виведення даних часто використовується ВІС програмовного паралельного інтерфейсу (ППІ) КР580ВВ55. Мікросхема являє собою програмовний пристрій для уведення-виведення інформації, представленої паралельним кодом. Вона дозволяє здійснювати обмін 8-розрядними даними по трьох каналах: A, B, C. Напрям обміну та режим роботи для кожного каналу задаються програмно. Канали служать для передачі як даних, так і сигналів керування.

До складу ППІ входять три 8-розрядних порти (A, B, C), які призначені для організації обміну даними між мікропроцесором і ЗПр, схема керування уведенням-виведенням з регістром слова керування (РСК).

На рис. 29.1 наведено умовне позначення ППІ на електричних схемах. Порти A і B складаються із вихідного і вхідного 8-розрядних регістрів та двонапрямного шинного буфера. Порт C складається з двох вхідних і двох вихідних 4-розрядних регістрів та двох двонапрямних шинних формувачів (буферів).



Рис. 29.1. Умовне графічне позначення мікросхеми КР580ВВ55.

Призначення виводів мікросхеми. D0 - D7 - двонапрямна магістраль даних для передачі даних, слова керування та інформації про стан мікросхеми. RD - читати. За сигналом низького рівня вміст вхідного регістра одного з портів виводиться на шину даних. WR - записувати. За сигналом низького рівня інформація з шини даних записується у вихідний регістр одного з портів або РСК. A0, A1 - лінії шини адреси. На ці входи подається адреса, за якою здійснюється звертання до одного з трьох портів або до РСК (табл. 29.1). CS - вибір мікросхеми. Сигнал низького рівня

приєднує виводи D0 - D7 ППІ до шини даних мікропроцесорної системи. RESET - установити. Сигнал високого рівня встановлює у вихідний стан регістр слова керування. Після зняття сигналу RESET виводи всіх портів настроюються на уведення інформації (режим 0). PA0 - PA7 - входи-виходи порту A. PB0 - PB7 - входи-виходи порту B. PC0 - PC7 - входи-виходи порту C.

Таблиця 29.1

Сигнали на входах		*Порт, який вибирається*
A1	A0	
0	0	A
0	1	B
1	0	C
1	1	РСК

Настроювання ППІ здійснюється програмно шляхом запису слова керування командою OUT з акумулятора МП у регістр слова керування.

Група А ППІ (порт А і половина порту С) може настроюватися на один із трьох режимів: 0 - основний режим уведення-виведення; 1 - режим стробованого уведення-виведення; 2 - режим двонапрямної шини.

Група В (порт В і половина порту С) може настроюватися на режими 0 або 1.



Рис. 29.2. Структура слова керування ППІ типу КР580ВВ55.

Структура слова керування зображена на рис. 29.2. Залежно від інформації в старшому розряді слова керування ППІ програмується на потрібний режим (D7 = 1) (рис. 29.2,*а*) або встановлюються розряди порту С (D7 = 0) (рис. 29.2,*б*). Будь-який з восьми бітів порту С може бути встановлений в 1 або в 0 по команді OUT.

Режим 0. У цьому режимі за сигналом, який подається на вхід RD (WR), дані читаються (записуються) із зовнішнього (у зовнішній) пристрою через

порт, який вибирається з допомогою сигналів на входах A0, A1. При виведенні інформація запам'ятовується в регістрах портів, а при уведенні сигнали на входах порту потрібно підтримувати до того часу, доки мікропроцесор не прочитає її.

Режим 1. У цьому режимі здійснюється асинхронний обмін інформацією між портами і зовнішніми пристроями. При цьому порти А і В використовуються для передачі даних, а порт С - для передачі сигналів керування. Функціональне призначення розрядів порту С в режимі уведення інформації таке (рис. 29.3,*а*):

- вхід $\overline{STB}$ використовується для приймання сигналу, який стробує запис інформації в порт;
- сигнал на виході IBF повідомляє джерело інформації про те, що вхідний буфер заповнений;
- сигнал на виході INTR використовується як запит на переривання для мікропроцесора.



Рис. 29.3. Передача сигналів керування по шинах порту С при використанні ПП в режимі 1 для уведення *(а)* і виведення *(б)* даних через порти А і В.

Для реалізації цього режиму тригери розрядів PC4 (для порту А) і PC2 (для порту В) повинні бути попередньо встановлені в 1 командою OUT, якщо програміст дозволяє переривання. Наприклад:

для порту А
```
MVI A, 01011001B
OUT RSK
```

для порту В
```
MVI A, 01010101B
OUT RSK.
```

Запис інформації із мікропроцесора в порт відбувається за сигналом I/OW. Сигнал низького рівня на виході OBF служить стробом запису інформації у зовнішній пристрій. Після того, як зовнішній пристрій записав інформацію, він посилає сигнал підтвердження низького рівня на вхід АСК (рис. 29.3,*б*).

Режим 2. У режимі 2 порт А настроюється на конфігурацію двонапрямного стробованого обміну. Цей режим використовується для керування швидкодіючими ЗПр по перериванню, але з передачею даних по одній шині.

Для приєднання до мікро-ЕОМ стандартного периферійного обладнання (алфавітно-цифрових терміналів, принтерів та ін.) використовується інтерфейс радіальний паралельний - ІРПР. Передача даних в ІРПР здійснюється між передавальним пристроєм, який називають джерелом, і приймальним пристроєм - приймачем. В ролі джерела інформації може виступати ЕОМ, тоді приймачем буде ЗПр або інша ЕОМ.



Рис. 29.4. Лінії, сигнали *(а)* та протокол *(б)* інтерфейсу радіального паралельного. Т1, Т3 - час виконання операції джерелом; Т2, Т4 - час виконання операції приймачем.

На рис. 29.4,*а* показаний набір інформаційних і керуючих сигналів інтерфейсу ІРПР. Сигнали готовності джерела ГД і готовності приймача ГП встановлюються на весь час роботи й інформують про готовність до передачі (прийому) даних. Сигнали запиту приймача ЗП та стробу джерела СТР використовуються в процесі передачі даних. Самі ж дані передаються по лініях даних D, число яких може досягати 16, але частіше використовується 8 ліній. Для передачі додаткової інформації про стан пристроїв, які обмінюються інформацією, можуть використовуватись сигнали стану джерела СД1 - СД8 та приймача СП1 - СП8.

Протокол ІРПР встановлює в загальному вигляді правила взаємодії сигналів джерела і приймача (рис. 29.4,*б*). Ініціатором передачі є приймач. Сигналом ЗП він інформує джерело про готовність записати порцію даних. Джерело, підготувавши дані, виводить їх на лінії D і повідомляє про це приймач сиг-

налом СТР. Приймач, одержавши сигнал СТР, читає дані з ліній D і знімає сигнал ЗП. У відповідь на це джерело знімає сигнал СТР і дані. Після цього може розпочинатися наступний цикл передачі. Швидкість обміну може задаватися як приймачем, так і джерелом.

Розглянуті вище способи паралельної передачі даних забезпечують високі швидкості обміну інформацією, проте потребують багато провідників для організації шин зв'язку. Тому інтерфейси з паралельною передачею даних використовуються лише в тих випадках, коли ЗПр розміщені недалеко від ЕОМ (до 15 метрів). У тих випадках, коли джерело і приймач інформації розміщені на значній відстані, використовується послідовна передача, при якій дані передаються по лінії зв'язку послідовно, біт за бітом. Цей спосіб дозволяє значно зменшити вартість ліній зв'язку, однак при цьому відчутно зменшується швидкість передачі даних.

Розрізняють два способи послідовної передачі даних: синхронний та асинхронний. У першому випадку дані передаються неперервно, без розділення на слова або байти. Для ідентифікації окремих бітів джерело і приймач повинні працювати синхронно під керуванням одного генератора. У другому випадку початок і кінець кожної порції інформації (кадру) відмічаються спеціальними мітками; вимоги до синхронізації передавача і приймача значно зменшуються. У вимірювальній техніці частіше використовується асинхронна передача даних.



Рис. 29.5. Структура кадру при послідовній передачі даних.

Стандартний формат послідовної асинхронної передачі даних зображено на рис. 29.5. Рівень логічної одиниці в лінії називають маркером, рівень логічного нуля - пропуском. Якщо дані не передаються, в лінії діє сигнал маркера.

Передача порції даних розпочинається стартовим бітом, після чого передаються біти даних, число яких у кадрі може встановлюватися від 5 до 8. За бітами даних може слідувати біт контролю парності. Цей біт вибирається в кожній порції даних таким чином, щоб загальне число одиниць у бітах даних і в біті парності було парним (або непарним). Закінчується кадр стоп-бітом, який має рівень маркера. Після цього в лінії може підтримуватися стан відсутності даних (рівень маркера) або розпочатися наступний кадр (стартовим бітом пропуску).

Сигнали в лінії можуть мати різне представлення. При передачі на малі відстані рівню маркера відповідають напруги 3 - 5 В. При великих відстанях (до 1,5 км) використовують петлю струму - імпульси постійного струму зна-

ченням 20 або 40 мА, які передаються по двопроводовій лінії (скрученій парі) або по кабелю. У випадку передачі інформації як у прямому, так і в оберненому напрямку (дуплексний зв'язок) використовують чотирипроводову лінію. Асинхронний зв'язок постійним струмом (петля струму) по чотирипроводовій дуплексній лінії носить назву радіального послідовного інтерфейсу (ІРПС).

При передачі інформації по телефонних лініях рівні напруги перетворюються в синусоїдальні сигнали. Сигналу маркера відповідає частота 1270 Гц, сигналу пропуску - 1070 Гц. Для дуплексного зв'язку по телефонній лінії використовується дві пари частот, наприклад: 1270, 1070 Гц і 2225, 2025 Гц.

Розглянемо приклад використання стандарту ІРПР для організації зв'язку між двома мікро-ЕОМ. Функцію центральної ЕОМ, яка передає інформацію, виконує персональна ЕОМ типу ПК-01 "Львів", периферійною ЕОМ, яка приймає дані, є УМК. Структура комплексу зображена на рис. 29.6. Уведення і виведення даних на лінії ІРПР обидві ЕОМ здійснюють через ППІ типу КР580ВВ55. Дані передаються через порти А. Лінії РВ0, РВ1 порту В використовуються для сигналів керування ГП і ЗП відповідно. Лінії РС6, РС7 порту С відведені для сигналів ГД і СТР.



Рис. 29.6. Схема зв'язку між двома мікро-ЕОМ по інтерфейсу ІРПР.

Програма обміну інформацією (драйвер), яка розміщена в ПК-01, розпочинається з адреси 0В400Н (програма 29.1). На початку програми задаються границі масиву, з якого будуть передаватися дані (адреса початку масиву 7000Н, кінця - 70FFH), встановлюється режим ППІ (режим 0): порти А і С програмуються на виведення, а порт В - на уведення і виводиться сигнал готовності джерела (ГД=1).

У циклах з мітками GP і ZP мікро-ЕОМ контролює стан ліній ГП і ЗП. Якщо ГП=1 і ЗП=1, мікро-ЕОМ виводить дані і встановлює СТР=1. Після цього знову контролюється стан лінії ЗП (мітка NZP). Якщо дані записані приймачем (ЗП=0), встановлюється СТР=0 і ЕОМ перевіряє, чи передана вся інформація. Сеанс зв'язку закінчується встановленням сигналів ГД=0 та СТР=0.

Програма 29.1

```
;Програма драйвера інтерфейсу ІРПР. Джерело інформації: ЕОМ ПК-01
        ORG 0B400H
        LXI SP, 0BEFFH
        LXI H, 7000H            ; границі
        LXI D, 7100H            ; масиву
        MVI A, 82H              ; режим
        OUT 0C3H                ; портів
        MVI A, 7FH              ; ГД=1
        OUT 0C2H                ; СТР=0
GP:     IN 0C1H
        ANI 1                   ; ГП=1?
        JZ GP
        DCX H
ZP:     IN 0C1H
        ANI 2                   ; ЗП=1?
        JZ ZP
        INX H
        MOV A, M                ; вивести
        OUT 0C0H                ; дані
        MVI A, 0FFH             ; СТР=1
        OUT 0C2H
NZP:    IN 0C1H                 ; ЗП=0?
        ANI 2
        JNZ NZP                 ; так
        MVI A, 7FH              ; СТР=0
        OUT 0C2H
        MOV A, H                ; перевірка
        SUB D
        JNZ ZP                  ; границь
        MOV A, L                ; масиву
        SUB E
        JNZ ZP
        MVI A, 3FH              ; ГД=0
        OUT 0C2H                ; СТР=0
        JMP 0F800H              ; кінець обміну
;
; Приймач інформації: ЕОМ УМК
        ORG 0800H
        LXI SP, 0BDAH
        LXI H, 0900H            ; адреса масиву
        MVI A, 98H              ; режим
        OUT 93H                 ; портів
        MVI A, 01               ; ГП=1
        OUT 91H
```

Продовження програми 29.1

```
GD:     IN 92H              ; ГД=1?
        ANI 40H
        JZ GD
M1:     MVI A, 03           ; ЗП=1
        OUT 91H
STR:    IN 92H              ; СТР=1?
        ANI 80H
        JZ STR
        IN 90H
        MOV M, A            ; читати дані
        MVI A, 01           ; ЗП=0
        OUT 91H
NST:    IN 92H              ; СТР=0?
        ANI 80H
        JNZ NST
        INX H
P1:     IN 92H              : ГД=0?
        ANI 40H
        JNZ M1              : ТАК
        MVI A, 0            : ГП=0
        OUT 91H             : ЗП=0
        RST 1               ; кінець обміну
        END
```

Аналогічно працює програма уведення інформації, яка розміщується в УМК починаючи з адреси 0800H. Для приймача інформації достатньо задати лише адресу початку масиву, де будуть розміщуватися дані. Після встановлення режиму ППІ і сигналу ГП=1 у циклі з міткою GD контролюється наявність одиниці в шостому розряді порту С. Ця одиниця інтерпретується як сигнал ГД від джерела. Потім виводиться сигнал запиту приймача на лінію ЗП і в циклі з міткою STR контролюється сигнал СТР. Якщо джерело встановить СТР=1, читаються дані, знімається сигнал ЗП і мікро-ЕОМ чекає (цикл з міткою NST), доки сигнал на лінії СТР стане рівний нулеві. Цикл уведення даних повторюється, доки джерело на лінії ГД не встановить сигнал ГД=0.

Завдання для домашньої підготовки

1. Ознайомитись з командами керування мікропроцесора КР580ВМ80А.
2. Вивчити основні режими роботи ВІС паралельного інтерфейсу типу КР580ВВ55 та способи її програмування.
3. Ознайомитись з основними типами універсальних інтерфейсів периферійного обладнання мікро-ЕОМ.
4. Вивчити логічну та функціональну організацію інтерфейсу для радіального приєднання зовнішніх пристроїв до мікро-ЕОМ з паралельною передачею інформації (ІРПР).
5. Вивчити програму 29.1, яка забезпечує обмін даними між двома мікро-ЕОМ у стандарті ІРПР.

Завдання до лабораторної роботи

Завдання 1. Підготовка програм, які забезпечують обмін інформацією в стандарті ІРПР, для мікро-ЕОМ.

Порядок виконання завдання:

- з допомогою програми крос-асемблер 80 відтранслювати програму 29.1;
- занести в мікро-ЕОМ УМК драйвер для приймача інформації. Програму розмістити з адреси 0800Н;
- занести в мікро-ЕОМ типу ПК-01 "Львів" драйвер для джерела інформації. Програму розмістити з адреси 0В400Н.

Завдання 2. Дослідити програму 29.1.

Порядок виконання завдання:

- з'єднати мікро-ЕОМ ПК-01 і УМК кабелем;
- здійснити пуск програм: в ПК-01 директивою монітора GB400 <ВК>; в УМК - директивою СТ0800 <ВП>;
- перевірити, що масив даних з ПК-01 з адреси 7000Н до 70FFH переданий в УМК і розміщений з адреси 0900Н.

Завдання 3. На основі програми 29.1 розробити програму, під керуванням якої інформація з УМК передавалася б у мікро-ЕОМ ПК-01 (програму 29.2). Дослідити цю програму.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- перелік команд керування для мікропроцесора КР580ВМ80А;
- схему зв'язку між мікро-ЕОМ та призначення ліній зв'язку;
- структуру слова керування ППІ типу КР580ВВ55;
- лістинг програм 29.1 та 29.2.

Контрольні запитання

1. Які способи обміну інформацією між мікро-ЕОМ і ЗПр ви знаєте?
2. Намалюйте структуру мікросхеми паралельного програмовного інтерфейсу КР580ВВ55.
3. Як здійснюється адресація портів ППІ КР580ВВ55?
4. Напишіть програму для встановлення таких напрямків передачі даних через ППІ в режимі 0: порт А - уведення; порт В - виведення; порт С (С0 - С3) - виведення; порт С (С4 - С7) - уведення.
5. Напишіть програму для встановлення 5-го розряду порту С в 1.
6. Поясніть роботу мікросхеми КР580ВВ55 у режимі 0.
7. Поясніть роботу мікросхеми КР580ВВ55 у режимі 1.
8. Розкажіть про логічну і функціональну організацію інтерфейсу ІРПР.
9. Поясніть способи послідовної передачі даних: синхронний та асинхронний.
10. Поясніть стандартний формат послідовної асинхронної передачі даних.

11. В якій частині програми 29.1 мікро-ЕОМ контролює готовність приймача?
12. В якій частині програми 29.1 мікро-ЕОМ контролює сигнал ЗП?
13. В якій частині програми 29.1 мікро-ЕОМ контролює сигнал СТР?
14. В якій частині програми 29.1 мікро-ЕОМ контролює сигнал ГД?
15. В якій частині програми 29.1 мікро-ЕОМ читає дані; виводить дані?

30. МОДЕЛЮВАННЯ ВИМІРЮВАЛЬНОЇ СИСТЕМИ НА БАЗІ МІКРО-ЕОМ

Мета роботи: моделювання простої вимірювально-обчислювальної системи та вивчення на її основі основних рис програмного забезпечення фізичного експерименту: модульність, використання різних мов програмування. способів керування процесом вимірювання.

Теоретичні відомості

Використання мікро-ЕОМ у вимірювальних системах дозволяє підвищити точність вимірювань, значно збільшити їх продуктивність, автоматизувати процеси одержання, зберігання та обробки інформації. Незважаючи на те, що конкретні вимірювальні установки відрізняються одна від одної, їх структури часто виявляються однаковими.

Фізична величина, яку потрібно виміряти, перетворюється відповідними датчиками (первинними перетворювачами) в електричний сигнал. Інформація про вимірювану величину може міститись у різних параметрах сигналу: у значенні напруги або струму, в амплітуді імпульсів, у часовому інтервалі між імпульсами або у частоті їх слідування. Для того, щоб ЕОМ могла сприймати цю інформацію, її потрібно перетворити в цифровий код. Тому обов'язковим елементом вимірювальної установки є один або декілька аналого-цифрових перетворювачів (АЦП).

В автоматизованих вимірювальних установках ЕОМ виконує функцію керування процесом вимірювання. Програма. яка керує вимірювальною установкою, містить інформацію про режими і послідовність вимірювань. ЕОМ повинна в потрібні моменти часу вмикати і вимикати вимірювальні пристрої, а при необхідності - змінювати їх параметри й умови експерименту. При виконанні ЕОМ функцій керування виникає потреба у перетворенні сигналів із цифрової форми в аналогову. Тому типовим елементом автоматизованих вимірювальних систем є також цифроаналогові перетворювачі (ЦАП).

Швидкодія сучасних мікро-ЕОМ дозволяє виконувати попередній аналіз інформації, яка поступає від датчиків, у процесі її уведення в ЕОМ, або, як говорять, в реальному часі. Попередній аналіз даних робиться з метою відбору корисної інформації, а також для вироблення необхідних сигналів керування.

Існує два основних способи керування будь-якими зовнішніми по відношенню до ЕОМ пристроями: режим програмного керування та режим переривань. Правильний вибір і суміщення цих режимів дуже важливі для ефективної роботи вимірювального комплексу. Крім того. при використанні режиму переривань виникає необхідність у вирішенні ряду методичних питань: призначення пристроям пріоритетів, розділення функцій обробки даних за рівнями переривань та інше. В цьому відношенні програмування апаратури в стандарті КАМАК має значну специфіку.

Розглянемо деякі типи ЦАП і АЦП, які використовуються в сучасних мікропроцесорних системах обробки даних.

Цифроаналогові перетворювачі. Усі види ЦАП можна умовно розділити на дві групи: з прецизійними резистивними матрицями та безматричні ЦАП. У першій групі за способом формування сигналу розрізняють три типи схем: з додаванням струмів (рис. 30.1,*а*), з поділом напруг, з додаванням напруг. У мікроелектронному виконанні використовуються перших два типи. Із мікросхем другої групи можна назвати два типи ЦАП: з активними подільниками струмів та стохастичні.



а) *б)*

Рис. 30.1. Цифроаналоговий перетворювач з резистивною матрицею R-2R: *а* - структурна схема; *б* - схема вмикання мікросхеми КР572ПА1 (DD1 - мікросхема КР572ПА1, DA - мікросхема К140УД6. X_1 - старший розряд цифрового коду, X_{10} - молодший розряд цифрового коду).

Схема рис. 30.1,*а* відповідає структурній схемі мікросхеми 10-розрядного ЦАП КР572ПА1. Струм I_0, величина якого задається напругою $U_{оп}$, послідовно ділиться у вузлах резистивної матриці (РМ) R-2R за двійковим законом:

$$I_1 = I_0 \cdot 2^{-1}; \quad I_2 = I_0 \cdot 2^{-2}; \quad I_n = I_0 \cdot 2^{-n}.$$

Двійковий код числа, яке потрібно перетворити в аналогову форму, подається на входи X_1, X_2, ..., X_n. Коли на і-му вході високий рівень напруги ($X_i = 1$), ключ Кі замикається так, що струм даного розряду РМ подається на вихід 1. Коли $X_i = 0$, цей же струм передається через ключ Кі на вихід 2. Якщо до виходів 1, 2 РМ приєднаний операційний підсилювач, то на аналоговому виході ЦАП буде напруга

$$U_{вих} = U_{оп} R_{ос} (X_1 \cdot 2^{n-1} + X_2 \cdot 2^{n-2} + \ldots + X_n \cdot 2^0) / R \cdot 2^n.$$

Вибираючи $U_{оп} = 10{,}24$ В, для ЦАП КР572ПА1 $R_{ос} = R$ і $n = 10$, одержимо:

$$U_{вих} = N \cdot 10^{-2} \text{ В},$$

де N - десятковий код двійкового числа, яке перетворюється в аналогову форму.

Час встановлення вихідної напруги (інтервал часу від подачі на вхід цифрового коду до моменту, коли вихідна напруга прийме задані межі) для ЦАП КР572ПА1 становить 5 мкс. Із швидкодіючих ЦАП, орієнтованих на ви-

користання в мікропроцесорних пристроях, слід назвати мікросхеми 12-розрядних ЦАП К594ПА1 та К1108ПА1 (час установлення 0,4 мкс).

Аналого-цифрові перетворювачі. За структурою АЦП діляться на два типи: з використанням ЦАП і без них. До першого типу відносяться АЦП відслідковуючого, розгортаючого типів та порозрядного урівноваження.



Рис. 30.2. Аналого-цифровий перетворювач порозрядного урівноваження:
а - структурна схема; *б* - зміна в часі сигналів керування.

На рис. 30.2,*а* наведена структурна схема АЦП послідовного порозрядного урівноваження. Двійковий код числа, яке відповідає цифровій формі представлення напруги $U_{вх}$, формується послідовно, розряд за розрядом, у регістрі послідовного наближення 2. Коли на вхід схеми керування 1 подається сигнал З/П (зупинка/перетворення), на виходах регістра 2 встановлюються нулі, а потім у старший розряд записується логічна 1. Одержане в регістрі 2 число перетворюється ЦАП в напругу U_c, яка компаратором 3 порівнюється з вхідною напругою. Якщо виконується умова $U_{вх} > U_c$, то число, в яке перетворюється вхідна напруга, дійсно містить одиницю в старшому розряді, в іншому випадку в старший розряд регістра 2 записується 0. Потім 1 записується в наступний розряд регістра 2, знову U_c порівнюється з $U_{вх}$ і вирішується, зберігати 1 в цьому розряді чи ні. Таким чином перевіряються всі розряди. Сформований в регістрі 2 код через вихідні буферні схеми (ВБ) виводиться на шину даних. Одночасно тригер 4 формує сигнал ГОТ (дані готові). На рис. 30.2,*б* наведені часові діаграми роботи АЦП.

Прикладом АЦП послідовного порозрядного урівноваження, який орієнтований на роботу в складі мікропроцесорних систем, є мікросхема К1113ПВ1 (рис. 30.3). Ця мікросхема має 10-розрядну шину даних із Z-станом, що значно спрощує її узгодження із шиною даних мікропроцесора.

Аналого-цифровий перетворювач К1113ПВ1 може перетворювати однополярну напругу в межах 0 - 10 В (вивід 15 повинен бути приєднаний до спільного провідника) і двополярну напругу в межах від –5 до +5 В (вивід 15 залишається вільним). Коли на виводі 11 мікросхеми напруга високого рівня (логічна 1), цифрові виходи 9 - 1, 18 перебувають у Z-станах, а регістр послідовного



Рис. 30.3. Схема вмикання АЦП К1113ПВ1.

наближення (рис. 30.2) - у вихідному стані. При зміні напруги на виводі 11 з високого рівня на низький розпочинається перетворення вхідної напруги у цифровий код. Протягом часу перетворення (не більше 30 мкс) на виводі 17 зберігається логічна 1. Після закінчення процесу перетворення на цьому виводі встановлюється логічний 0, відкриваються вихідні буферні схеми і на цифрових виходах встановлюється код результату перетворення. Такий стан цифрових виходів АЦП зберігається доти. доки сигнал на виводі 11 (зупинка/перетворення) не зміниться з низького рівня на високий. Після цього шина даних АЦП переводиться в Z-стан, а схема керування АЦП готується до наступного циклу перетворення. Новий цикл перетворення може розпочинатись не раніше як через 2 мкс.

Мікросхема має два виводи для приєднання спільних провідників ("землі") - аналогового (вивід 14) і цифрового (вивід 16). Напруга між цими виводами не повинна перевищувати 0,2 В. Резистори R1 - R4 дозволяють регулювати напругу зміщення нуля АЦП. При роботі АЦП у режимі перетворення двополярної напруги резистор R2 не ставиться. Резистор R5 дозволяє регулювати напругу в кінцевій точці шкали в межах ± 3 МР.

В інтегральному виконанні випускається спеціалізована ВІС КР572ПВ1, на базі якої можна реалізувати аналого-цифрове і цифроаналогове перетворення сигналів у складі мікропроцесорної системи з організацією побайтового обміну даними.

Завдання для домашньої підготовки

1. Ознайомитись із структурою мікропроцесорної вимірювальної системи.
2. Ознайомитись з основними методами цифроаналогового та аналого-цифрового перетворення сигналів.
3. Вивчити програму 30.1, яка забезпечує обмін даними між ЕОМ і аналого-цифровим перетворювачем (вольтметр Ф-294) та цифроаналоговим перетворювачем.

Завдання до лабораторної роботи

Завдання 1. Вивчення структури та програмного забезпечення мікропроцесорної вимірювальної системи на лабораторному макеті.

Порядок виконання завдання:

- увімкнути живлення двокоординатного потенціометра та цифроаналогового перетворювача;
- завантажити з ROM-диска програми: драйвери АЦП і ЦАП (програма 30.1) в машинних кодах та на асемблері, керуючу програму EXPEREMENT, написану мовою BASIC;
- здійснити пуск програми EXPEREMENT директивою RUN;
- працювати під керуванням програми.

П р о г р а м а 30.1

```
; Драйвери ЦАП і АЦП
;
BUFU    EQU 0B4DCH
NOMZ    EQU 0B4DDH
FUNK    EQU 0B4DEH
BNAP    EQU 0B4E0H
BSTR    EQU 0B4E2H
KEY     EQU 0F803H
        ORG 0B400H
START:  MVI A, 80H      ; ініціалізація ЦАП
        OUT 0F3H
        MVI A, 0
        OUT 0F2H
        OUT 0F0H
        MVI A, 57H
        OUT 0F1H
        MVI A, 0
        OUT 0F1H
        RET
WZAP:   LXI H, BUFU     ; запис коду в регістр ЦАП
        MOV A, M
        OUT 0F0H
        INX H
        MOV A, M
        OUT 0F1H
        MVI A, 0
        OUT 0F1H
        RET
ZAPF:   LXI H, FUNK     ; запис коду функції
        MOV A, M
        OUT 0F1H
        ANI 0A8H
```

Продовження програми 30.1

```
        OUT 0F1H
        MVI A, 0
        OUT 0F1H
        RET
NSTR:   MVI A, 92H      ; ініціалізація портів
        OUT 0C3H        ; уведення
        MVI A, 0BBH
        OUT 0C2H
        RET
NAPR:   CALL NSTR       ; читання коду напруги
        MVI A, 40H      ; з АЦП
        STA FUNK
        CALL ZAPF
        CALL DEL
        LXI H, BNAP
        CALL READ
        RET
STRR:   CALL NSTR       ; читання коду струму
        MVI A, 0C0H     ; з АЦП
        STA FUNK
        CALL ZAPF
        CALL DEL
        LXI H, BSTR
        CALL READ
        RET
DEL:    PUSH H          ; затримка на 100 мс
        PUSH PSW
        LXI D, 2400H
M1:     DCX D
        MOV A, D
        ORA E
        JNZ M1
        POP PSW
        POP H
        RET
READ:   MVI B, 8BH      ; уведення даних
        MVI C, 40H      ; з портів
        LDA FUNK
        RRC
        RRC
        ORA B
        OUT 0C2H
        CALL DEL
        ORA C
        OUT 0C2H
        CALL DEL
```

Продовження програми 30.1

```
        IN 0C0H
        MOV M, A
        INX H
        IN 0C1H
        ANI 1FH
        MOV M, A
        MVI A, 9BH
        OUT 0C2H
        RET
PROP:   CALL KEY      ; контроль клавіші
        CPI 20H       ; <пропуск>
        JNZ PROP
        RET
        END
```

Завдання 2. На основі програми 30.1 розробити програму, яка уводить дані з АЦП (вольтметр Ф-294) в ЕОМ і виводить результат вимірювання на дисплей ЕОМ (програму 30.2).

При виконанні завдання використовувати програму HELP. яка містить підпрограми керування і обробки даних.

Керування запуском АЦП на перетворення сигналу та уведенням коду напруги (або струму) у пам'ять ЕОМ здійснювати підпрограмами програми 30.1: NSTR, NAPR, STRR. READ (табл. 30.1). Інформацію з АЦП уводити через порти А і В ПП КР580ВВ55, виводи якого знаходяться на з'єднувачі X2 ЕОМ ПК-01 "Львів".

Таблиця 30.1. Адреси буферів та підпрограм програми 30.1

Адреса		*Мнемоніка*	*Призначення*	*Примітка*
H-код	*D-код*			
B4DC	46300	UFU	Буфер коду напруги	
B4DD	46301	NOMZ	Буфер номера ЦАП	
B4DE	46302	FUNK	Буфер коду функції	
B4E0	46304	BNAP	Буфер даних напруги	Мол. байт
B4E1	46305		Буфер даних напруги	Ст. байт
B4E2	46306	BSTR	Буфер даних струму	Мол. байт
B4E3	46307		Буфер даних струму	Ст. байт
B400	46080	START	Підпрограма ініціалізації ЦАП	
B413		WZAP	Підпрограма запису коду в ЦАП	
B422		ZAPF	Підпрограма запису коду функції	
B431		NASTR	Підпрограма ініціалізації портів уведення та АЦП	
B43A		NAPR	Підпрограма читання коду напруги з АЦП	
B44F		STRR	Підпрограма читання коду струму з АЦП	
B464		DEL	Підпрограма затримки на 100 мс	
B472		READ	Підпрограма уведення даних з портів	
B495		PROP	Підпрограма контролю клавіші <пропуск>	

Результат вимірювання напруги на виході вольтметра представляється двійково-десятковим кодом. Через порт А уводиться два молодших розряди десяткового коду, а через порт В - два старших розряди. Порт С використовується для керування вольтметром. Призначення ліній інтерфейсу АЦП дано в табл. 30.2.

Таблиця 30.2. Адреси портів та призначення ліній інтерфейсу АЦП

Порт	*Адреса*	*Лінії порту*	*Сигнал АЦП*
PA	0C0H	A0	$1 \cdot 10^{-2}$
		A1	$2 \cdot 10^{-2}$
		A2	$4 \cdot 10^{-2}$
		A3	$8 \cdot 10^{-2}$
		A4	$1 \cdot 10^{-1}$
		A5	$2 \cdot 10^{-1}$
		A6	$4 \cdot 10^{-1}$
		A7	$8 \cdot 10^{-1}$
PB	0C1H	B0	$1 \cdot 10^{0}$
		B1	$2 \cdot 10^{0}$
		B2	$4 \cdot 10^{0}$
		B3	$8 \cdot 10^{0}$
		B4	$1 \cdot 10^{1}$
PC	0C2H	C5	Керування комутатором
		C6	Запуск АЦП
		C7	Керування індикаторами

Завдання 3. Написати програму керування цифроаналоговим перетворювачем. На основі програм 30.1 та HELP написати програму керування пером двокоординатного потенціометра (програма 30.3):

- підняти перо;
- перемістити перо в точку з координатами X.Y;
- опустити перо.

Цифроаналоговий перетворювач виготовлений на основі мікросхем КР572ПА1, являє собою програмовний пристрій виведення інформації з ЕОМ і служить для перетворення інформації, представленої цілим числом від 0 до 255, у постійну напругу від 0 до 10 В. Пристрій містить два канали цифроаналогового перетворення (ЦАП-1 і ЦАП-2). Інформація в ЦАП виводиться із ЕОМ через порт А інтерфейсу ЦАП, який реалізований теж на основі мікросхеми КР580ВВ55. Програмування різних функцій цифроаналогового перетворювача (табл. 30.3) здійснюється через порт В. Порт С використовується для програмування режимів вихідних буферів інтерфейсу.

З точки зору програміста, пристрій ЦАП представлений п'ятьма регістрами: регістр даних ЦАП-1 - 8 біт; регістр даних ЦАП-2 - 8 біт; регістр знаку ЦАП-1 - 1 біт; регістр знаку ЦАП-2 - 1 біт; регістр реле - 1 біт.

Адреса порту А - 0F0H, порту В - 0F1H, порту С - 0F2H. Адреса регістра слова керування інтерфейсу ЦАП - 0F3H.

Таблиця 30.3. Коди функцій цифроаналогового перетворювача

Номер	*Код функції*		*Призначення*
	H-код	*D-код*	
1	1		Строб даних у регістр ЦАП-1
2	2		Строб даних у регістр ЦАП-2
3	04	4	Встановити "+" вихідної напруги ЦАП-1
4	0C	12	Встановити "–" вихідної напруги ЦАП-1
5	10	16	Встановити "+" вихідної напруги ЦАП-2
6	30	48	Встановити "–" вихідної напруги ЦАП-2
7	C0	192	Замкнути реле (опустити перо)
8	40	64	Розімкнути реле (підняти перо)

Драйвер ЦАП складається з трьох підпрограм - START, WZAP, ZAPF (табл. 30.1).

П р о г р а м а 30.4

```
190 REM ------- Програма HELP --------------------
200 REM ------ запис коду напруги в ЦАП-1 ------
202 REM  вхідний параметр: X - код напруги
210 POKE 46300, X
220 POKE 46301, 1
230 POKE 73, 19
240 GOSUB 300
250 RETURN
260 REM ------ підпрограма вимірювання напруги -----
270 POKE 73, 58
280 GOSUB 300
290 RETURN
300 REM ------ перехід в асемблер ------
310 POKE 74, 180
320 X=USR(X)
330 RETURN
340 REM ------ підпрограма вимірювання струму ------
350 POKE 73, 79
360 GOSUB 300
370 RETURN
400 REM ------ підпрограма перетворення коду ------
402 REM  вихідний параметр:
403 REM  значення напруги V і струму I
405 R=30
410 B=2
420 GOSUB 500
430 H=P*10+O+D*0.1+S*0.01
440 B=0
460 GOSUB 500
```

Продовження програми 30.4

```
470 Q=P*10+O+D*0.1+S*0.01
480 V=Q-H
490 I=(H/R)*1000
500 Z=PEEK(46304+B)
510 D=INT(Z/16)
520 S=Z-D*16
530 Y=PEEK(46305+B)
540 P=INT(Y/16)
550 O=Y-P*16
560 RETURN
```

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- структурну схему мікропроцесорної вимірювальної системи та її опис;
- часові діаграми роботи вольтметра Ф-294 в режимі аналого-цифрового перетворення;
- лістинг програм 30.2 та 30.3.

Контрольні запитання

1. Поясніть структуру мікропроцесорної вимірювальної системи.
2. Яку роль відіграє мікро-ЕОМ у структурі вимірювальної системи?
3. Що називають аналого-цифровим перетворенням даних?
4. Які методи аналого-цифрового перетворення даних ви знаєте?
5. Що називають цифроаналоговим перетворенням даних?
6. Які методи цифроаналогового перетворення даних ви знаєте?
7. Яку програму називають драйвером ЦАП? Поясніть алгоритм її роботи.
8. Яку програму називають драйвером АЦП? Поясніть алгоритм її роботи.
9. В якій частині програми 30.1 мікро-ЕОМ записує дані в регістр даних ЦАП?
10. В якій частині програми 30.1 мікро-ЕОМ читає дані з вольтметра?

31. ОСНОВИ ПРОГРАМУВАННЯ СИСТЕМИ КАМАК

Мета роботи: вивчення основних принципів та стандартів системи модульної електроніки КАМАК; ознайомлення із способами програмування функціональних модулів та апаратури КАМАК.

Теоретичні відомості

Система КАМАК. Міжнародна система модульної електроніки КАМАК забезпечує обмін інформацією між вимірювальними приладами і пристроями, які використовуються в експерименті, та цифровими системами обробки даних. Система КАМАК (рис. 31.1) є інтерфейсом зв'язку між вимірювальною апаратурою і ЕОМ. Спочатку вона була орієнтована для потреб спеціалістів в області ядерної фізики, але швидко завоювала популярність у різних областях експериментальних досліджень і практично з моменту її створення отримала статус міжнародного стандарту на апаратуру для наукових досліджень.

Основними особливостями системи КАМАК є:

- модульний принцип побудови, що забезпечує можливість створення на її основі інформаційно-вимірювальних систем;
- конструктивна однорідність системи, яка досягнута шляхом уніфікації конструкцій, включаючи крейт для розміщення функціональних модулів;
- магістральна структура інформаційних зв'язків між функціональними модулями;
- широке використання принципів програмного керування.

Залежно від складності задач, які вирішуються вимірювальними системами, вони можуть мати різну кількість функціональних модулів. Модулі розміщуються у крейті - спеціальному каркасі, який має 25 місць для встановлення модулів. Два крайніх правих місця у крейті завжди займає контролер крейта - спеціальний модуль, що керує роботою інших модулів і забезпечує обмін інформацією між модулями і ЕОМ. У самому крейті обмін інформацією між контролером і модулями відбувається по сукупності провідників - магістралі крейта.



Рис. 31.1. Принцип організації системи модульної електроніки КАМАК.

В організації системи КАМАК (рис. 31.1) є певна аналогія зі структурною організацією мікропроцесорних систем. Для обох систем характерним є магістральний принцип передачі інформації та принцип відкритої архітектури, а також структура самої магістралі - наявність шини даних, шини адреси і керуючої шини.

Основні принципи КАМАК закладені в трьох стандартах - механічному, електричному та логічному.

Стандарти системи КАМАК. *Механічний стандарт* визначає розміри основних конструктивних елементів системи - крейта та модулів. Одним з основних конструктивних елементів системи КАМАК являється крейт. Конструкція крейта стандартом повністю не визначена, задані лише основні внутрішні розміри його вікна. Крейт містить 25 верхніх та нижніх напрямних, по яких у нього вставляються функціональні модулі. Напрямні розміщені з кроком 17,2 мм. Обов'язковим елементом конструкції крейта є 86-контактні з'єднувачі. Пара напрямних і з'єднувач утворюють *станцію* крейта, тобто місце для встановлення функціонального модуля. Станціям крейта присвоєні номери від 1 до 25, які рахуються зліва направо. Внизу біля кожної станції є отвір з різьбою для фіксуючого гвинта функціонального модуля.

Основою механічної конструкції функціонального модуля є пара напрямних, які приєднані до передньої і задньої панелей. Передня панель служить для кріплення пристроїв комутації (з'єднувачі, вимикачі), керування та відображення. Внизу на передній панелі кріпиться фіксуючий гвинт. Мінімальна ширина передньої панелі модуля 17,2 мм. Модулі можуть мати і більшу ширину, але кратну 17,2 мм. Для змінних блоків, які мають ширину, більшу за розмір однієї станції, дозволяється використовувати декілька напрямних. У модулі знаходиться монтажна плата, на якій монтується електрична схема. На задній частині монтажної плати є контакти (2 х 43) для з'єднання модуля з магістраллю крейта.

Електричний стандарт визначає всі електричні величини в системі КАМАК. Стандартом передбачені певні значення напруг джерел живлення, максимальні навантаження по струму джерел живлення та контактів з'єднувачів, максимальні потужності окремих модулів, рівні вхідних і вихідних сигналів функціональних модулів, а також рівні і часові характеристики сигналів магістралі крейта.

У крейті є обов'язковими такі значення напруг джерел живлення: ±6 В з максимальним струмом 25 А - для живлення мікросхем; ±24 В з максимальним струмом 6 А - для живлення транзисторів і мікросхем з підвищеною напругою живлення.

До додаткових джерел живлення відносяться: ±12 В з максимальним струмом 2 А - для живлення транзисторів; +200 В з максимальним струмом 0,1 А - для живлення газорозрядних індикаторів; ~117 В з максимальним струмом 0,5 А - для живлення двигунів та інших пристроїв.

У системі КАМАК у більшості випадків для передачі цифрових сигналів використовується від'ємна логіка, тобто логічній 1 відповідає низький, а логічному 0 - високий потенціал.

Прийнято, що передача наносекундних сигналів у системі КАМАК має відбуватися по лініях зв'язку з хвильовим опором, рівним 50 Ом. Зміну рівнів логічних сигналів на виходах і входах модулів прийнято виражати в цьому випадку в одиницях струму, а не в одиницях напруги.

Логічний стандарт. Цей стандарт визначає порядок обміну інформацією лише між функціональними модулями і контролером крейта. Він не поширюється на порядок взаємодії контролера крейта з ЕОМ. Стандартом повністю визначене функціональне призначення сигналів на магістралі крейта. Взаємодія функціонального модуля з контролером через магістраль крейта зводиться до трьох видів операцій:

- пересилка інформації по шині даних магістралі крейта від функціонального модуля до контролера або від контролера до модуля;
- керування роботою окремих функціональних схем всередині модуля сигналами, що надходять від контролера;
- перевірка контролером стану окремих функціональних схем модуля.

Сигнали магістралі крейта можна розділити на 4 групи: сигнали команди КАМАК (N, A, F), сигнали стану (X, Q, L, B), сигнали керування (Z, C, I, S1, S2) та сигнали передачі даних (R, W).

Сигнали команди КАМАК (N, A, F).

Сигнал N служить для передачі номера або адреси станції в крейті. У крейті кожний функціональний модуль адресується по окремих лініях від контролера. Для звертання до функціональних модулів, які встановлюються на певних станціях крейта, використовуються адреси від 1 до 23 (24 та 25 місця займає контролер крейта). Згідно зі стандартом після літери, якою позначається сигнал, у круглих дужках десятковим числом записується номер станції. Наприклад, запис N(7) означає звертання до функціонального модуля, який встановлений на сьомій станції крейта.

Сигнал A - субадреса, тобто підмножина адрес, які присвоюються самостійним функціональним частинам всередині модуля. Наприклад, якщо модуль має декілька цифроаналогових перетворювачів, то запис інформації в регістри окремих ЦАП буде здійснюватись на різні субадреси. Стандартом передбачена можливість використання 16 субадрес. Вони позначаються A(0) - A(15). Декодування адреси здійснюється всередині модуля.

Сигнал F - операція або функція КАМАК. Код операції, який подається від контролера до функціонального модуля, повністю визначає набір дій, які повинні бути виконані в модулі. Стандартом передбачено використання 32 операцій. Вони позначаються F(0) - F(31). Коди функції розділяються на три групи: стандартні коди, яким відповідають визначені стандартом дії в модулях і контролерах (18 кодів); резервні коди - для подальшого їх використання при розширенні системи КАМАК (6 кодів); нестандартні коди (8 кодів), використання яких стандартом не регламентується.

Сигнали стану (X, Q, L, B).

Сигнал X - "Команда прийнята". Цей сигнал є обов'язковою відповіддю модуля на будь-яку адресовану йому команду NAF. Кожний модуль повинен послати сигнал X контролеру, що прийняв команду і може її виконати.

Сигнал Q - "Відповідь". На будь-яку адресну операцію (команду, яка містить адресні сигнали N і A) модуль може (проте не обов'язково) відповісти сигналом Q = 1 або Q = 0. Значення сигналу Q повинні бути чітко визначені для конкретної операції і конкретної частини електричної схеми модуля при його розробці. За допомогою сигналу Q можна отримати інформацію про стан деякої частини функціонального модуля.

Сигнал L - "Запит на обслуговування". Кожний функціональний модуль, який встановлений у крейт, може послати в контролер сигнал L. Цим сигналом він повідомляє контролеру про необхідність виконати певні дії по обслуговуванню модуля. Модуль виробляє сигнал L, коли він готовий до обміну інформацією з контролером. Незалежно від числа функціональних вузлів у модулі, які одночасно виставили запит на обслуговування, він посилає контролеру завжди лише один сигнал L. Порядок і першочерговість обслуговування запитів модуля визначає експериментатор, котрий програмує роботу своєї вимірювальної системи.

Сигнал B - "Зайнято". Цей сигнал виробляє контролер крейта. Сигнал B супроводжує всі сигнали, які передає контролер по магістралі. Значення B = 1 повідомляє всім функціональним модулям про те, що магістраль у даний момент зайнята контролером для виконання певної команди.

Сигнали керування (Z, C, I, S1, S2).

Сигнал Z - "Початкове встановлення". Він служить для встановлення у вихідний стан електричних схем функціональних модулів. Сигнал Z є першим сигналом, який виробляє контролер згідно з командою ЕОМ на початку виконання програми. Цей сигнал, як правило, виробляється і контролером, коли вмикається живлення крейта. За сигналом Z регістри функціональних модулів приймають визначений початковий стан, усі запити на обслуговування в модулях анулюються і забороняється передача сигналів L з модулів на магістраль крейта.

Сигнал C (Clear) - "Очищати". Сигнал C = 1 використовується для того, щоб при потребі встановити тригери і регістри функціональних модулів у крейті у вихідний стан. Цей сигнал, як і сигнал Z, виробляє контролер згідно з командою ЕОМ. Різниця в дії сигналів полягає в тому, що сигнал Z генерується контролером лише один раз на початку роботи, а сигнал C може використовуватися багато разів у процесі керування роботою модулів при виконанні програми. Крім того, сигнал Z обов'язково повинен використовуватись при розробці електричної схеми модуля, а сигнал C може не використовуватися в модулі, оскільки встановлення тригерів модуля у вихідний стан може бути виконане спеціальними командами.

Сигнал I - "Заборона". Сигнал I може забороняти будь-які дії в модулі, заборона яких з допомогою цього сигналу була передбачена при розробці модуля. Цей сигнал може вироблятися як контролером крейта програмно за спеціальною командою ЕОМ, так і функціональним модулем, якщо генерація цього сигналу в модулі була передбачена апаратно.

Сигнали S1, S2 - "Строб S1" і "Строб S2". Ці сигнали служать для стробування, тобто для виконання визначених дій у функціональних модулях або

в контролері крейта у певні моменти часу. Під час дії сигналу S1 в модулях або в контролері виконуються будь-які дії, які не змінюють стан сигналів на інформаційних шинах. Дії в модулях або в контролері, які можуть привести до зміни сигналів на інформаційних шинах магістралі, повинні викликатись сигналом S2.

Сигнали передачі даних (R, W).

У крейті КАМАК передбачена можливість обміну даними по лініях R та W. Лінії R - для читання. Дані з функціонального модуля передаються контролеру, тобто контролер читає (Ready) дані. Лінії W - для запису. Через ці лінії з контролера у функціональний модуль передаються дані, отримані в процесі вимірювань, а також додаткова інформація, наприклад, про стан окремих вузлів модуля або зовнішніх приладів, приєднаних до крейта.

Магістраль крейта. Обмін інформацією та передача сигналів керування між контролером і функціональними модулями здійснюється по магістралі крейта. Магістраль крейта є каналом зв'язку, окремі лінії (провідники) якого певним способом сполучають контакти з'єднувачів окремих станцій (рис. 31.2). Контакти перших 24 з'єднувачів магістралі сполучені однаково. Це з'єднувачі так званих нормальних станцій. Станцію крейта, яка відповідає 25-му з'єднувачу, називають керуючою. Сполучення ліній магістралі з контактами з'єднувача цієї станції відмінні від решти станцій.



Рис. 31.2. Магістраль КАМАК. Схематичне зображення сполучень ліній з контактами з'єднувачів станцій.

За типом сполучень лінії магістралі крейта бувають: *індивідуальні*, котрі сполучають певний контакт нормальної станції з певним контактом керуючої станції; *наскрізні* - сполучають одні й ті ж контакти з'єднувачів усіх 25 станцій (виняток становлять лінії R і W, які не сполучені з контактами 25-ї станції).

Шини магістралі крейта. За функціональним призначенням лінії магістралі поділяють на сім шин.

Шина адреси. Адресна шина містить 24 індивідуальні лінії, по яких одиничним позиційним кодом передається номер станції N, та 4 наскрізні лінії для передачі двійкового коду субадреси А. Ці лінії позначаються А1, А2, А4, А8. Цифри після літери вказують вагу розряду двійкового коду.

Шина операцій. Ця шина містить 5 наскрізних ліній, по яких від контролера до функціональних модулів передається двійковий код операції (команди) F. Лінії позначаються F1, F2, F4, F8, F16. Цифри після літери теж вказують вагу розряду двійкового коду.

Шина стану. По лініях цієї шини передаються сигнали, які несуть інформацію про стан функціональних модулів або крейта. Ця шина містить 24 індивідуальні лінії L, по яких від модуля до контролера передаються сигнали запиту на обслуговування, та 3 наскрізні лінії для передачі сигналів X, Q, B.

Шина керування. Ця шина містить 5 наскрізних ліній для передачі сигналів керування Z, C, I, S1, S2.

Шина даних. Шина даних складається з 24 наскрізних ліній для передачі даних у модулі для запису (лінії запису W) та з 24 наскрізних ліній для передачі даних із модулів до контролера (лінії читання R). Лінії для запису позначають W1 - W24, а лінії для читання - R1 - R24.

Шина живлення. Для забезпечення нормальної роботи електричних схем функціональних модулів та контролера на магістралі крейта передбачено 14 наскрізних ліній живлення. Із них 6 ліній стандартизовані для обов'язкових номіналів напруг, 6 ліній призначені для додаткових джерел живлення. Для подальшого розвитку зарезервовані ще 2 лінії живлення.

Шина вільних ліній. З метою розширення функціональних можливостей модулів крейта магістраль містить наскрізні вільні лінії (2 лінії), які можуть використовуватись довільно, а з'єднувачі станцій мають вільні контакти.

Характеристики сигналів магістралі крейта. В системі КАМАК на магістралі використовується синхронний цикл обміну інформацією. Це означає, що часові характеристики сигналів (тривалість і затримка в часі одних сигналів по відношенню до інших) чітко визначені і завжди однакові. Сигнали, які визначають характер дій, мають тривалість 1 мкс. Стробуючі сигнали S1 і S2 мають тривалість 0.2 мкс. Ці сигнали повинні появлятися на лініях з певною затримкою по відношенню до початку часового циклу. Це обумовлено тим, що до появи сигналів S1 і S2 сигнали на інших лініях магістралі повинні досягти рівнів логічної 1. Стандартом передбачено, що тривалість перехідних процесів на всіх лініях магістралі не повинна перевищувати 0,1 мкс, а час затримки поширення сигналів електричними схемами модулів не повинен перевищувати 0,3 мкс.

На рис. 31.3 наведені сигнали часового циклу КАМАК на лініях магістралі крейта при виконанні командної операції. Часові інтервали, які обумовлені перехідними процесами, не показані. Пунктирні лінії вказують допустимий діапазон часу затримки сигналів відносно початку циклу. Для сигналів B, N, A, F ця затримка не повинна перевищувати 50 нс, а для сигналів даних (R, W) і стану (Q, X, I) 300 нс.



Рис. 31.3. Часові діаграми сигналів командної операції.

При виконанні часового циклу КАМАК першим у часі появляється сигнал зайнятості B. Потім виробляються сигнали N, A, F. Якщо модуль прийняв команду і дешифрував її, то він виробляє сигнал X "Команда прийнята". Контролер аналізує стан сигналу X в момент. коли появляється сигнал стробування S1. Значення сигналу X повинно зберігатися незмінним до появи сигналу S2.

Процеси, обумовлені операцією F, у модулі повинні розпочинатися в момент появи стробуючих сигналів S1 або S2. Стандартом передбачено, що сигнал S1 використовується тоді, коли виконуються операції, які не приводять до зміни логічних сигналів на лініях даних. За сигналами S2 виконуються операції, які приводять до зміни стану ліній R, W. Запис інформації в модуль з ліній запису W і запис даних у контролер з ліній читання R повинні здійснюватись у момент появи стробуючого сигналу S1. Сигнал Q, який виробляється модулем, повинен сприйматися контролером по S1.

Сигнали запиту на лініях L магістралі можуть появлятися в довільні моменти часу. Проте модуль, який виставив сигнал запиту на обслуговування (L = 1), повинен зняти його, якщо він приймає від контролера команду.

Операції КАМАК. За призначенням усі операції КАМАК поділяють на чотири групи: операції читання; перша група операцій керування; операції запису; друга група операцій керування. Повний список операцій наведений в табл. 31.1. При поясненні дій, які відбуваються в модулях у результаті виконання операцій, використовують терміни - регістри першої та другої групи. До регістрів першої групи відносять робочі регістри, які, поряд з іншими

елементами електричної схеми модуля, забезпечують виконання модулем основних функцій. Регістри другої групи - це допоміжні регістри, які зберігають різну службову інформацію.

Операції читання F(0) - F(3) здійснюють читання інформації з модуля по лініях R. Інформація з регістрів модуля появляється на лініях R при виконанні часового циклу КАМАК і записується в регістри контролера. Вміст регістрів модуля не змінюється (при операціях F(0), F(1), F(3)). У випадку, коли виконується операція F(2), за один цикл реалізується дві дії - читання даних з регістра і його очищення (запис логічного 0 в тригери регістра).

Таблиця 31.1. Операції КАМАК

Номер з/п	*Призначення операції*	*Функція F*	*Двійковий код операції*
0	Читання з регістра 1-ї групи	0	00000
1	Читання з регістра 2-ї групи	1	00001
2	Читання та очищення регістра 1-ї групи	2	00010
3	Читання інверсного коду з регістра 1-ї групи	3	00011
4	Нестандартна	4	00100
5	Резервна	5	00101
6	Нестандартна	6	00110
7	Резервна	7	00111
8	Перевірка запитів	8	01000
9	Очищення регістра 1-ї групи	9	01001
10	Очищення запиту	10	01010
11	Очищення регістра 2-ї групи	11	01011
12	Нестандартна	12	01100
13	Резервна	13	01101
14	Нестандартна	14	01110
15	Резервна	15	01111
16	Запис у регістр 1-ї групи	16	10000
17	Запис у регістр 2-ї групи	17	10001
18	Вибірковий запис у регістр 1-ї групи	18	10010
19	Вибірковий запис у регістр 2-ї групи	19	10011
20	Нестандартна	20	10100
21	Вибіркове очищення регістра 1-ї групи	21	10101
22	Нестандартна	22	10110
23	Вибіркове очищення регістра 2-ї групи	23	10111
24	Заборона	24	11000
25	Виконання	25	11001
26	Дозвіл	26	11010
27	Перевірка статусу	27	11011
28	Нестандартна	28	11100
29	Резервна	29	11101
30	Нестандартна	30	11110
31	Резервна	31	11111

Операції запису F(16) - F(19), F(21), F(23) здійснюють запис інформації з ліній W в регістри модуля, субадреса яких вказана в команді КАМАК. Операції вибіркового запису F(18), F(19) записують логічну 1 лише у певні розряди регістрів першої або другої групи. Вибір розрядів, у які буде записана логічна 1, здійснюється за допомогою розрядів слова даних, що передається в цьому ж циклі по лініях W. Слово даних має містити логічні 1 в тих розрядах, в яких у регістрах модуля потрібно встановити 1. Логічні 0 в розрядах слова даних не змінюють значення розрядів регістрів. Операції вибіркового очищення F(21), F(23) встановлюють логічний 0 у певних розрядах регістрів модуля. Розряд регістра модуля, в який буде записаний логічний 0, визначається даними, що передаються в цьому ж циклі по лініях W. Відповідні розряди слова даних повинні містити логічні 1.

Операції F(8) - F(11) відносяться до першої групи операцій керування. Операція F(8) служить для контролю запитів на обслуговування по лініях L у модулі. Конкретна частина електричної схеми модуля, яка контролюється, вибирається згідно з присвоєною їй субадресою. На операцію F(8) модуль обов'язково повинен дати відповідь контролеру по лінії Q. Операція F(10) використовується для встановлення у нуль тригерів, які формують або запам'ятовують сигнали запиту на обслуговування. Операції F(9) та F(11) служать для запису логічного 0 в тригери регістрів першої та другої груп (очищення регістрів).

Друга група операцій керування F(24) - F(27) використовується для реалізації різних дій над окремими частинами електричної схеми модуля, котрі не потребують передачі інформації по лініях R і W. Операція F(24) використовується для заборони певних дій в модулі або передачі певних сигналів. Операція F(26) дозволяє ті дії в модулі, які заборонені по F(24). Операція F(25) дозволяє або забороняє будь-які дії в модулі лише в тих випадках, коли недоцільно використовувати операції F(24) або F(26). Операцією F(27) перевіряють стан будь-яких функціональних частин електричної схеми модуля (при умові, що ця перевірка підтримана апаратно). На операцію F(27) модуль обов'язково повинен дати відповідь контролеру по лінії Q.

Програмування КАМАК. В залежності від вирішуваних задач, а також від програмних і апаратних засобів, що використовуються, можна виділити два напрями в розробці програмного забезпечення системи КАМАК:

- використання спеціальних мов програмування КАМАК високого рівня:
- безпосереднє програмування апаратури КАМАК на мові Асемблера.

Використання спеціальних мов програмування КАМАК високого рівня дозволяє значно спростити процес програмування. Програмісту немає потреби детально знайомитись із структурою апаратних засобів узгодження системи КАМАК з ЕОМ. При написанні програм він використовує лише оператори та інші конструкції мови програмування, які описують виконання команд КАМАК.

Програмування апаратури КАМАК на мові Асемблера (програмування на "фізичному рівні") вимагає детального вивчення логічної організації зв'язку контролера крейта з ЕОМ, системи переривань даної ЕОМ та її взаємодії із зовнішніми пристроями. Тому написання програм на асемблерному рівні є більш

складним і трудомістким проти програмування на мовах високого рівня. Як правило, програмування на фізичному рівні використовується тоді, коли вирішуються задачі організації керування вимірювальними процесами в реальному масштабі часу.

Апаратура КАМАК по відношенню до ЕОМ є нестандартним зовнішнім пристроєм, конфігурація якого змінюється у відповідності з вимогами експерименту. Кожного разу, коли змінюється склад функціональних модулей вимірювальної системи, програмне забезпечення повинно бути частково модифіковане або повністю замінене. Тому, розробляючи програми керування функціональними модулями КАМАК, які входять до складу вимірювальної системи, експериментатор повинен знати структурну організацію і загальний принцип роботи контролера крейта.



Рис. 31.4. Схема зв'язку з ЕОМ та логічна структура контролера крейта.

Логічна структура контролера крейта для різних ЕОМ стандартом КАМАК не визначена. В даній роботі описується структура і принцип роботи контролера типу ФК4410 виробництва Вільнюського заводу електровимірювальної техніки (VEMTG), який служить для зв'язку з ЕОМ типу PC XT/AT фірми IBM.

Контролер ФК4410 взаємодіє з ЕОМ по паралельному інтерфейсу через інтерфейсну плату, яка вставляється в з'єднувач (slot) системної шини ЕОМ (рис. 31.4). З точки зору програміста, контролер являє собою 13 восьмирозрядних регістрів (табл. 31.2), у частину з яких можна записувати інформацію, а з частини регістрів інформація лише читається.

Регістри контролера ФК4410, в які інформація лише записується:
регістр 0 (W_H) - старший байт слова КАМАК, яке записується;
регістр 1 (W_M) - середній байт слова КАМАК, яке записується;
регістр 2 (W_L) - молодший байт слова КАМАК, яке записується;
регістр 3 (A) - субадреса модуля КАМАК, який адресується;
регістр 4 (F) - код функції, яка виконується;

регістр 5 (N) - номер станції крейта (1 - 23), яка адресується;

регістр 6 - регістр керування; якщо біти Z або C встановлені в одиницю, то автоматично очищуються регістри N, A, F (регістри 5, 3, 4, табл. 31.2). Після запису в регістр керування бітів Z, C, I потрібно ініціювати цикл КАМАК, щоб контролер виробив відповідні сигнали на магістралі крейта. Біти AX1 - AX3 програмуються, якщо крейтом керують декілька контролерів;

регістр 7 - запис у цей регістр будь-яких даних приводить до ініціювання циклу КАМАК. Наприклад, для виконання команди запису потрібно завантажити регістри N, A, F і дані W, а потім ініціювати цикл КАМАК шляхом запису в регістр 7 будь-яких даних.

Таблиця 31.2

Номер регістра	*Паралельний інтерфейс*												*Коментар*	
	Адреса (відносна)				*Дані*									
	BA8	*BA4*	*BA2*	*BA1*	*BD7*	*BD6*	*BD5*	*BD4*	*BD3*	*BD2*	*BD1*	*BD0*		
0	0	0	0	0	W24	W23	W22	W21	W20	W19	W18	W17	W_H	Дані, які записуються
1	0	0	0	1	W16	W15	W14	W13	W12	W11	W10	W9	W_M	Дані, які записуються
2	0	0	1	0	W8	W7	W6	W5	W4	W3	W2	W1	W_L	Дані, які записуються
3	0	0	1	1					A8	A4	A2	A1	A	Субадреса модуля
4	0	1	0	0				F16	F8	F4	F2	F1	F	Функція
5	0	1	0	1				N16	N8	N4	N2	N1	N	Номер станції
6	0	1	1	0		AX4	AX3	AX2	AX1	I	C	Z	Z, C, I	Біти
7	0	1	1	1									Старт циклу КАМАК	
8	1	0	0	0	L	L16	L8	L4	L2	L1	X	Q	LAM, X, Q	
9	1	0	0	1	R24	R23	R22	R21	R20	R19	R18	R17	R_H	Дані, які читаються
A	1	0	1	0	R16	R15	R14	R13	R12	R11	R10	R9	R_M	Дані, які читаються
B	1	0	1	1	R8	R7	R6	R5	R4	R3	R2	R1	R_L	Дані, які читаються
C	1	1	0	0						AO	AL	AC	Статус	

Регістри контролера ФК4410, з яких інформація лише читається:

регістр 8 - читається інформація про результат виконання останнього циклу КАМАК (біти X і Q) та двійковий код (біти L16 - L1) станції з найвищим пріоритетом, яка виробила сигнал запиту на обслуговування. Біт L = 0, якщо в крейті встановлений хоча б один сигнал "Запит".

регістр 9 (R_H) - старший байт слова КАМАК, яке читається;

регістр A (R_M) - середній байт слова КАМАК, яке читається;

регістр B (R_L) - молодший байт слова КАМАК, яке читається;

регістр С - статусний регістр контролера: біт АС приймає значення логічного 0, при ініціюванні циклу КАМАК і значення логічної 1 після закінчення циклу КАМАК; біт А0 приймає значення логогічної 1, якщо контролер працює в режимі ON LINE.

Приклад послідовності програмування регістрів контролера ФК4410 при організації обміну даними з ЕОМ.

ОПЕРАЦІЯ ЗАПИСУ ДАНИХ У МОДУЛЬ КРЕЙТА:

1) записати біти W24 - W17 у регістр 0;

2) записати біти W16 - W9 у регістр 1;

3) записати біти W8 - W1 у регістр 2;

4) записати субадресу А у регістр 3;

5) записати функцію F у регістр 4;

6) записати номер станції N у регістр 5;

7) ініціювати цикл КАМАК шляхом запису будь-яких даних у регістр 7;

8) перевірити результат виконання циклу КАМАК (біти X і Q), прочитавши вміст регістра 8.

ОПЕРАЦІЯ ЧИТАННЯ ДАНИХ З КРЕЙТА:

1) записати субадресу А в регістр 3;

2) записати функцію F у регістр 4;

3) записати номер станції N у регістр 5;

4) ініціювати цикл КАМАК шляхом запису будь-яких даних у регістр 7;

5) перевірити результат виконання циклу КАМАК (біти X і Q), прочитавши вміст регістра 8;

6) прочитати біти R24 - R17 з регістра 9;

7) прочитати біти R16 - R9 з регістра А;

8) прочитати біти R8 - R1 з регістра В.

Адресація регістрів контролера ФК4410 з ЕОМ здійснюється через інтерфейсну плату. Сигнали на адресних лініях А9 - А4 системної шини ЕОМ типу РС XT/AT визначають базову адресу плати, яка задана числом 3А0Н, а чотири молодші лінії А3 - А0 використовуються для адресації регістрів контролера і регістра керування інтерфейсної плати. Тобто для адресації регістрів контролера з ЕОМ потрібно до базової адреси 3А0Н додати відносну адресу (табл. 31.2) вибраного регістра.

Адреса 3AFH відноситься до керуючого 8-бітового регістра інтерфейсної плати, який програмується таким чином. У розряди D0 - D6 цього регістра можна лише записувати, а з розряду D7 інформація лише читається. Розряди D0 - D3, D6, D7 використовуються для програмування і контролю (розряд D7) роботи КАМАК у режимі прямого доступу до пам'яті. Розряди D5, D4 служать для програмування номера крейта, з яким ЕОМ обмінюється інформацією. Інтерфейсна плата дозволяє працювати з двома крейтами. Значення D5=0, D4=0 встановлюють обмін інформацією з крейтом, який приєднаний до з'єднувача "0", а комбінація D5=0, D4=1 активізує крейт, приєднаний до з'єднувача "1".

Система команд модуля цифроаналогового перетворення ФК70, який використовується в даній роботі. Модуль ФК70 служить для перетворення чо-

тирнадцятирозрядного двійкового коду з додатковим знаковим розрядом у постійну напругу додатної або від'ємної полярності. Модуль містить два однакових цифроаналогових перетворювача ЦАП1 і ЦАП2. Він виготовлений у стандартному корпусі і займає одну станцію крейта КАМАК. На передній панелі є засоби індикації запиту на обслуговування (світлові діоди) та встановлені з'єднувачі: виходи ЦАП1 і ЦАП2 з написом OUT і входи лічильників-регістрів ЦАП1 і ЦАП2 з написом COUNT, а також спільний для обох ЦАП вхід керування напрямком рахунку лічильників з позначкою "+|–" (високий потенціал на цьому вході встановлює режим рахунку на додавання, а низький - на віднімання).

Позначення адресних команд складається з позначень сигналів N, A, F. У круглих дужках після літер A і F вказуються числа, які відповідають субадресі і номеру функції. Конкретне значення N не вказується, оскільки воно позначає номер станції крейта, на якій встановлений модуль, і залежить від конфігурації експерименту.



Знаку "+" відповідає логічний 0; знаку "–" відповідає логічна 1.

Рис. 31.5. Формат даних регістрів ЦАП.

N A(0) F(16) - запис коду в регістр ЦАП1. При виконанні цієї команди дані з ліній запису W магістралі крейта передаються в регістр цифроаналогового перетворювача. Після виконання команди через 10 мкс (час перетворення) на виході OUT1 встановлюється аналоговий сигнал.

N A(1) F(16) - запис коду в регістр ЦАП2. При виконанні цієї команди дані з ліній запису W магістралі крейта передаються в регістр цифроаналогового перетворювача. Після виконання команди через 10 мкс (час перетворення) на виході OUT2 встановлюється аналоговий сигнал.

Двійковий код даних подається по лініях W1 - W14, W16 і має формат, який показаний на рис. 31.5.

N A(3) F(26) - дозвіл рахунку. Ця команда дозволяє проходження сигналів з входів COUNT (для обох ЦАП) на входи регістрів-лічильників ЦАП, що можуть працювати в режимах: рахунок на додавання; рахунок на віднімання.

N A(3) F(24) - заборона рахунку. Ця команда забороняє (для обох ЦАП) проходження сигналів з входів COUNT1 і COUNT2 на входи регістрів-лічильників ЦАП.

N A(2) F(26) - дозвіл запиту. Коли регістри-лічильники ЦАП працюють у режимі рахунку і має місце переповнення регістра (лічильник працює в режимі рахунку на додавання) або в усіх розрядах регістра встановлюються нулі (лічильник працює в режимі рахунку на віднімання), то виробляється сигнал кінця рахунку. Цей сигнал передається на вихід модуля, як сигнал L запиту на обслуговування.

N A(2) F(24) - заборона запиту. Ця команда забороняє модулю виставляти сигнал L.

N A(2) F(8) - перевірка запиту модуля. При виконанні цієї команди виробляється відповідь модуля Q=1, якщо в модулі один з лічильників-регістрів ЦАП (або обидва) виробив сигнал кінця рахунку.

N A(0) F(8) - перевірка запиту 1. При виконанні цієї команди модуль виробляє відповідь Q=1, якщо лічильник-регістр ЦАП1 виробив сигнал кінця рахунку.

N A(0) F(8) - перевірка запиту 2. При виконанні цієї команди модуль виробляє відповідь Q=1, якщо лічильник-регістр ЦАП2 виробив сигнал кінця рахунку.

N A(0) F(10) - очищення запиту 1. В результаті виконання цієї команди тригер, який формує сигнал L запиту від ЦАП1, очищується, тобто на його виході встановлюється логічний 0.

N A(1) F(10) - очищення запиту 2. В результаті виконання цієї команди тригер, який формує сигнал L запиту від ЦАП2, очищується, тобто на його виході встановлюється логічний 0.

Безадресні команди Z, C, S1, S2. Ці команди виконуються, коли на відповідних лініях магістралі крейта виробляються сигнали:

Z - початкове встановлення. За цією командою відбувається заборона рахунку лічильників, заборона запиту, очищення запиту 1 і запиту 2. Дії при виконанні цієї команди еквівалентні виконанню команд: N A(3) F(24), N A(2) F(24), N A(0) F(10), N A(1) F(10).

C - очищати. За цією командою очищуються регістри ЦАП1 і ЦАП2 (регістри першої групи).

S1, S2 - ці команди формують на лініях магістралі крейта відповідні сигнали стробування.

Завдання для домашньої підготовки

1. Ознайомитись з основними стандартами системи модульної електроніки КАМАК.
2. Ознайомитись з операціями КАМАК (системою команд КАМАК).
3. Ознайомитись з логічною структурою контролера крейта ФК4410, який використовується в даній роботі. Вивчити способи адресації регістрів цього контролера.
4. Вивчити систему команд модуля цифроаналогового перетворення ФК70, який використовується в даній роботі.
5. Написати варіанти програм для виконання команд КАМАК, які використовуються в модулі ФК70. Програми для виконання команд КАМАК можуть бути написані мовою високого рівня з використанням функцій і операторів цих мов, що працюють з портами, або мовою Асемблера.
   Приклад програми мовою BASIC (програма 31.1), яка реалізує ініціювання крейта і записує шістнадцятирозрядний двійковий код 0000111111110000B в регістр ЦАП1 модуля ФК70, що знаходиться на 10-й станції крейта (адресна команда N(10)A(0)F(16)).

Програма 31.1

```
10 P = &H3A0
20 OUT P + 15,0
30 OUT P + 1,15
40 OUT P + 2,240
50 OUT P + 3,0
60 OUT P + 4,16
70 OUT P + 5,10
80 OUT P + 7,0
90 D = INP(P + 8)
100 PRINT D AND 3
110 END
```

Програма 31.2 реалізує безадресну команду очищення регістрів ЦАП1 і ЦАП2 (генерує сигнал С на лінії магістралі крейта).

Програма 31.2

```
10 P = &H3A0
20 OUT P + 6,2
30 OUT P + 7,0
40 END
```

Завдання до лабораторної роботи

Завдання 1. Ознайомлення з конструкцією крейта КАМАК, функціональних модулів та порядком вмикання живлення крейта.

Завдання 2. Виконати команду "Початкове встановлення". Проконтролювати її виконання за станом світлових діодів модуля індикатора магістралі. Прочитати вміст регістра 8 (табл. 31.2). Записати та пояснити значення розрядів цього регістра.

Завдання 3. Виконати команди модуля ФК70: "Заборона запиту" та "Дозвіл запиту". Проконтролювати їх виконання за станом світлових діодів модуля індикатора магістралі. Прочитати вміст регістра 8 (табл. 31.2) після кожної команди. Записати та пояснити значення розрядів цього регістра.

Завдання 4. Виконати команди модуля ФК70: "Запис коду в регістр ЦАП1" та "Запис коду в регістр ЦАП2".

Порядок виконання завдання:

- до виходу цифроаналогового перетворювача OUT1 приєднати вхід вольтметра ВК7-21;
- у регістр ЦАП1 записати код 0011111010000000B;
- проконтролювати по вольтметру, що напруга на виході ЦАП1 установилась +10 В;
- у регістр ЦАП1 записати код 1011111010000000B;
- проконтролювати по вольтметру, що напруга на виході ЦАП1 установилась –10 В;

- користуючись табл. 2 технічного опису модуля ФК70 (Блок цифро-аналоговых преобразователей ФК70. Техническое описание и инструкция по эксплуатации. ЗПИ.499.354 ТО), сформувати двійковий код, який потрібно записати в регістр ЦАП1, щоб на його виході встановилась напруга +5 В (–5 В).

Завдання 5. Формування змінної в часі напруги на виході ЦАП2.

Порядок виконання завдання:

- приєднати до входу COUNT2 генератор імпульсів;
- приєднати до виходу ЦАП2 OUT2 вхід вольтметра ВК7-21;
- встановити частоту слідування імпульсів у межах 200 - 500 Гц;
- на вхід керуванням напрямку рахунку подати додатну напругу в межах 3 - 5 В;
- виконати керуючі команди модуля ФК70 у такій послідовності: очищення регістрів ЦАП1 і ЦАП2; дозвіл запиту; дозвіл рахунку;
- спостерігати по вольтметру зміну в часі напруги на виході OUT2;
- діждатися кінця рахунку лічильника (коли засвітиться індикатор "Запит 2");
- виконати керуючі команди модуля ФК70 у такій послідовності: перевірка запиту; перевірка запиту 1; перевірка запиту 2; очищення запиту. Після кожної команди прочитати вміст регістра 8 (табл. 31.2). Записати та пояснити значення розрядів цього регістра.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- структурну схему і опис системи КАМАК та її зв'язку з ЕОМ;
- результати завдань 2 - 5 та програми, які використовувались для обміну інформацією між контролером крейта і ЕОМ при виконанні цих завдань.

Контрольні запитання

1. Що називають системою модульної електроніки КАМАК? Назвіть її основні компоненти та їх призначення.
2. Що є спільним в організації системи КАМАК і мікро-ЕОМ?
3. Яке основне призначення крейта КАМАК?
4. Назвіть основні стандарти системи КАМАК та поясніть їх призначення.
5. Що називають магістраллю крейта? Поясніть її структуру.
6. Яке призначення мають команди (операції) КАМАК?
7. Назвіть та поясніть типи сигналів на магістралі крейта.
8. Яка різниця між командами керування Z і C?
9. Яке призначення сигналу X? Який модуль крейта може його виробляти?
10. Які функції виконує сигнал запиту L функціонального модуля?
11. Для чого в стандарті КАМАК використовується два сигнали стробування S1 і S2?
12. Які модулі системи КАМАК можуть ініціювати обмін інформацією між ЕОМ і функціональним модулем?

13. Поясніть, як здійснюється обмін інформацією по магістралі крейта.
14. Поясніть запис N(7)A(3)F(16).
15. Поясніть логічну структуру контролера крейта. Яке призначення його регістрів?
16. В якій послідовності програмуються регістри контролера крейта ФК4410 при записуванні даних у функціональний модуль?

Додаток

СИСТЕМА КОМАНД МІКРОПРОЦЕСОРА INTEL 8080[1]

Система команд мікропроцесора I8080 містить одно-, дво- і трибайтові команди. Першим байтом команди завжди є код операції (КОП), який визначає характер дій, що виконує мікропроцесор. Набір команд фіксований і визначений конструкцією мікропроцесора. Мікропроцесори I8080 та I8085 використовують одні і ті ж коди операцій.

Кожна команда ініціалізує виконання певних дій мікропроцесором. Усі команди можна поділити на п'ять груп: передачі даних; арифметичні; логічні; переходів; керування, уведення-виведення та роботи зі стеком.

Команди передачі даних використовуються для передачі даних між регістрами або між пам'яттю і регістрами.

Арифметичні команди виконують операції додавання, віднімання, інкременту і декременту даних, які розміщені в регістрах і в пам'яті.

Логічні команди виконують операції І, АБО, АБО З ВИКЛЮЧЕННЯМ, інвертування, порівняння даних, які розміщені в регістрах і в пам'яті.

Команди переходів використовуються для організації переходів за умовою і без умови та переходу на підпрограми і повернення з них.

Команди керування, уведення-виведення та роботи зі стеком використовуються для керування перериваннями, встановлення бітів регістра ознак та уведення і виведення інформації.

У таблиці наведений склад команд мікропроцесора I8080 в алфавітному порядку. Коди операцій записані в шістнадцятковій системі числення.

Склад команд мікропроцесора Intel 8080

Мнемоніка	*КОП*	*Опис*
ADD A	87	Додати А до А (подвоєння А)
ADD B	80	Додати В до А
ADD C	81	Додати С до А
ADD D	82	Додати D до А
ADD E	83	Додати Е до А
ADD H	84	Додати Н до А
ADD L	85	Додати L до А
ADD M	86	Додати вміст пам'яті LOC (HL) до А
ADI υ	C6	Додати безпосередньо наступні дані υ до А
ADC A	8F	Додати А до А та біт перенесення (подвоєння А)
ADC B	88	Додати В до А та біт перенесення
ADC C	89	Додати С до А та біт перенесення

[1]Переклад з книги Токхайм Р. "Микропроцессоры: Курс и упражнения". - М.: Энергоатомиздат, 1987.

Продовження таблиці

Мнемоніка	*КОП*	*Опис*
ADC D	8A	Додати D до A та біт перенесення
ADC E	8B	Додати E до A та біт перенесення
ADC H	8C	Додати H до A та біт перенесення
ADC L	8D	Додати L до A та біт перенесення
ADC M	8E	Додати пам'ять LOC (HL) до A та біт перенесення
ACI υ	CE	Додати безпосередньо наступні дані υ до A та біт перенесення
ANA A	A7	Тест A $A \wedge A$
ANA B	A0	Логічна операція I $B \wedge A$
ANA C	A1	Логічна операція I $C \wedge A$
ANA D	A2	Логічна операція I $D \wedge A$
ANA E	A3	Логічна операція I $E \wedge A$
ANA H	A4	Логічна операція I $H \wedge A$
ANA L	A5	Логічна операція I $L \wedge A$
ANA M	A6	Логічна операція I пам'ять LOC (HL) $\wedge$ A
ANI υ	E6	Безпосередньо наступні дані υ $\wedge$ A
CALL *aa*	CD	Перейти на підпрограму за адресою *aa*
CZ *aa*	CC	Перейти на підпрограму за адресою *aa*, якщо нуль
CNZ *aa*	C4	Перейти на підпрограму за адресою *aa*, якщо не нуль
CP *aa*	F4	Перейти на підпрограму за адресою *aa*, якщо плюс
CM *aa*	FC	Перейти на підпрограму за адресою *aa*, якщо мінус
CC *aa*	DD	Перейти на підпрограму за адресою *aa*, якщо є перенесення
CNC *aa*	D4	Перейти на підпрограму за адресою *aa*, якщо немає перенесення
CPE *aa*	EC	Перейти на підпрограму за адресою *aa*, якщо парно
CPO *aa*	E4	Перейти на підпрограму за адресою *aa*, якщо непарно
CMA	2F	Інвертувати A
CMC	3F	Інвертувати біт перенесення
CMP A	BF	Встановити індикатор нуля операцією (A)–(A)
CMP B	B8	Порівняти A з B
CMP C	B9	Порівняти A з C
CMP D	BA	Порівняти A з D
CMP E	BB	Порівняти A з E
CMP H	BC	Порівняти A з H
CMP L	BD	Порівняти A з L
CMP M	BE	Порівняти A з вмістом пам'яті LOC (HL)
CPI υ	FC	Порівняти A з безпосередньо наступними даними υ
DAA	27	Десяткова корекція акумулятора
DAD B	09	Додати BC з HL
DAD D	19	Додати DE з HL
DAD H	29	Додати HL з HL (подвоєння HL)
DAD SP	39	Додати SP з HL
DCR A	3D	Декрементувати A
DCR B	05	Декрементувати B

Продовження таблиці

Мнемоніка	*КОП*	*Опис*
DCR C	0D	Декрементувати C
DCR D	15	Декрементувати D
DCR E	1D	Декрементувати E
DCR H	25	Декрементувати H
DCR L	2D	Декрементувати L
DCR M	35	Декрементувати вміст пам'яті LOC (HL)
DCX B	0B	Декрементувати BC
DCX D	1B	Декрементувати DE
DCX H	2B	Декрементувати HL
DCX SP	3B	Декрементувати SP
DI	F3	Заборонити переривання
EI	FB	Дозволити переривання
HLT	76	Зупинити мікропроцесор
IN υ	DB	Увести дані з пристрою υ
INR A	3C	Інкрементувати A
INR B	04	Інкрементувати B
INR C	0C	Інкрементувати C
INR D	14	Інкрементувати D
INR E	1C	Інкрементувати E
INR H	24	Інкрементувати H
INR L	2C	Інкрементувати L
INR M	34	Інкрементувати вміст пам'яті LOC (HL)
INX B	03	Інкрементувати BC
INX D	13	Інкрементувати DE
INX H	23	Інкрементувати HL
INX SP	33	Інкрементувати SP
JMP *aa*	C3	Перейти за адресою *aa*
JZ *aa*	CA	Перейти за адресою *aa*, якщо нуль
JNZ *aa*	C2	Перейти за адресою *aa*, якщо не нуль
JP *aa*	F2	Перейти за адресою *aa*, якщо плюс
JM *aa*	FA	Перейти за адресою *aa*, якщо мінус
JC *aa*	DA	Перейти за адресою *aa*, якщо є перенесення
JNC *aa*	D2	Перейти за адресою *aa*, якщо немає перенесення
JPE *aa*	EA	Перейти за адресою *aa*, якщо паритет парний
JPO *aa*	E2	Перейти за адресою *aa*, якщо паритет непарний
LDA *aa*	3A	Завантажити A із джерела з адресою *aa*
LDAX B	0A	Завантажити A з комірки пам'яті LOC (BC)
LDAX D	1A	Завантажити A з комірки пам'яті LOC (DE)
LHLD *aa*	2A	Завантажити HL із джерела з адресою *aa*
LXI B, υυ	01	Завантажити BC безпосередньо наступними даними υυ
LXI H, υυ	21	Завантажити HL безпосередньо наступними даними υυ
LXI SP, υυ	31	Завантажити SP безпосередньо наступними даними υυ
MOV A, B	78	Передати дані з B в A
MOV A, C	79	Передати дані з C в A

Продовження таблиці

Мнемоніка	*КОП*	*Опис*
MOV A, D	7A	Передати дані з D в A
MOV A, E	7B	Передати дані з E в A
MOV A, H	7C	Передати дані з H в A
MOV A, L	7D	Передати дані з L в A
MOV A, M	7E	Передати дані з комірки пам'яті LOC (HL) в A
MOV B, A	47	Передати дані з A в B
MOV B, C	41	Передати дані з C в B
MOV B, D	42	Передати дані з D в B
MOV B, E	43	Передати дані з E в B
MOV B, H	44	Передати дані з H в B
MOV B, L	45	Передати дані з L в B
MOV B, M	46	Передати дані з комірки пам'яті LOC (HL) в B
MOV C, A	4F	Передати дані з A в C
MOV C, B	48	Передати дані з B в C
MOV C, D	4A	Передати дані з D в C
MOV C, E	4B	Передати дані з E в C
MOV C, H	4C	Передати дані з H в C
MOV C, L	4D	Передати дані з L в C
MOV C, M	4E	Передати дані з комірки пам'яті LOC (HL) в C
MOV D, A	57	Передати дані з A в D
MOV D, B	50	Передати дані з B в D
MOV D, C	51	Передати дані з C в D
MOV D, E	53	Передати дані з E в D
MOV D, H	54	Передати дані з H в D
MOV D, L	55	Передати дані з L в D
MOV D, M	56	Передати дані з комірки пам'яті LOC (HL) в D
MOV E, A	5F	Передати дані з A в E
MOV E, B	58	Передати дані з B в E
MOV E, C	59	Передати дані з C в E
MOV E, D	5A	Передати дані з D в E
MOV E, H	5C	Передати дані з H в E
MOV E, L	5D	Передати дані з L в E
MOV E, M	5E	Передати дані з комірки пам'яті LOC (HL) в E
MOV H, A	67	Передати дані з A в H
MOV H, B	60	Передати дані з B в H
MOV H, C	61	Передати дані з C в H
MOV H, D	62	Передати дані з D в H
MOV H, E	63	Передати дані з E в H
MOV H, L	65	Передати дані з L в H
MOV H, M	66	Передати дані з комірки пам'яті LOC (HL) в H
MOV L, A	6F	Передати дані з A в L
MOV L, B	68	Передати дані з B в L
MOV L, C	69	Передати дані з C в L
MOV L, D	6A	Передати дані з D в L
MOV L, E	6B	Передати дані з E в L
MOV L, H	6C	Передати дані з H в L

Продовження таблиці

Мнемоніка	*КОП*	*Опис*
MOV L, M	6E	Передати дані з комірки пам'яті LOC (HL) в L
MOV M, A	77	Передати дані в комірку пам'яті LOC (HL) з A
MOV M, B	70	Передати дані в комірку пам'яті LOC (HL) з B
MOV M, C	71	Передати дані в комірку пам'яті LOC (HL) з C
MOV M, D	72	Передати дані в комірку пам'яті LOC (HL) з D
MOV M, E	73	Передати дані в комірку пам'яті LOC (HL) з E
MOV M. H	74	Передати дані в комірку пам'яті LOC (HL) з H
MOV M. L	75	Передати дані в комірку пам'яті LOC (HL) з L
MVI A, υ	3E	Передати безпосередньо наступні дані υ в A
MVI B, υ	06	Передати безпосередньо наступні дані υ в B
MVI C. υ	0E	Передати безпосередньо наступні дані υ в C
MVI D. υ	16	Передати безпосередньо наступні дані υ в D
MVI E, υ	1E	Передати безпосередньо наступні дані υ в E
MVI H, υ	26	Передати безпосередньо наступні дані υ в H
MVI L, υ	2E	Передати безпосередньо наступні дані υ в L
MVI M. υ	36	Передати безпосередньо наступні дані υ в LOC (HL)
NOP	00	Нема операцій
ORA A	B7	Перевірити A і встановити індикатор перенесення
ORA B	B0	Логічна операція АБО B ∨ A
ORA C	B1	Логічна операція АБО C ∨ A
ORA D	B2	Логічна операція АБО D ∨ A
ORA E	B3	Логічна операція АБО E ∨ A
ORA H	B4	Логічна операція АБО H ∨ A
ORA L	B5	Логічна операція АБО L ∨ A
ORA M	B6	Вміст комірки пам`яті LOC (HL) ∨ A
ORI υ	F6	Безпосередньо наступні дані υ ∨ A
OUT υ	D3	Вивести вміст A за адресою υ
PCHL	E9	Передати вміст H і L в PC (лічильник команд)
POP B	C1	Вилучити зі стека вміст пари регістрів BC
POP D	D1	Вилучити зі стека вміст пари регістрів DE
POP H	E1	Вилучити зі стека вміст пари регістрів HL
POP PSW	F1	Вилучити зі стека слово стану процесора PSW
PUSH B	C5	Завантажити в стек вміст пари регістрів BC
PUSH D	D5	Завантажити в стек вміст пари регістрів DE
PUSH H	E5	Завантажити в стек вміст пари регістрів HL
PUSH PSW	F5	Завантажити в стек слово стану процесора PSW
RAL	17	Перемістити циклічно CY+A ліворуч
RAR	1F	Перемістити циклічно CY+A праворуч
RLC	07	Перемістити A ліворуч з перенесенням
RRC	0F	Перемістити A праворуч з перенесенням
RET	C9	Повернення з підпрограми
RZ	C8	Повернення з підпрограми, якщо нуль
RNZ	C0	Повернення з підпрограми, якщо не нуль

Продовження таблиці

Мнемоніка	*КОП*	*Опис*
RP	F0	Повернення з підпрограми, якщо плюс
RM	F8	Повернення з підпрограми, якщо мінус
RC	D8	Повернення з підпрограми, якщо є перенесення
RNC	D0	Повернення з підпрограми, якщо немає перенесення
RPE	E8	Повернення з підпрограми, якщо парний паритет
RPO	E0	Повернення з підпрограми, якщо непарний паритет
RST 0	C7	Повторний запуск програми з адреси 00H
RST 1	CF	Повторний запуск програми з адреси 08H
RST 2	D7	Повторний запуск програми з адреси 10H
RST 3	DF	Повторний запуск програми з адреси 18H
RST 4	E7	Повторний запуск програми з адреси 20H
RST 5	EF	Повторний запуск програми з адреси 28H
RST 6	F7	Повторний запуск програми з адреси 30H
RST 7	FF	Повторний запуск програми з адреси 38H
SPHL	F9	Завантажити SP з HL
SHLD *aa*	22	Помістити HL в пам'ять за адресою *aa*
STA *aa*	32	Помістити A в пам'ять LOC за адресою *aa*
STAX B	02	Помістити A в пам'ять LOC (BC)
STAX D	12	Помістити A в пам'ять LOC (DE)
STC	37	Встановити індикатор перенесення
SUB A	97	Відняти A від A (очистити акумулятор)
SUB B	90	Відняти B від A
SUB C	91	Відняти C від A
SUB D	92	Відняти D від A
SUB E	93	Відняти E від A
SUB H	94	Відняти H від A
SUB L	95	Відняти L від A
SUB M	96	Відняти вміст пам'яті LOC (HL) від A
SUI υ	D6	Відняти безпосередньо наступні дані υ від A
SBB A	9F	Відняти A від A, очистити акумулятор
SBB B	98	Відняти із запозиченням B від A
SBB C	99	Відняти із запозиченням C від A
SBB D	9A	Відняти із запозиченням D від A
SBB E	9B	Відняти із запозиченням E від A
SBB H	9C	Відняти із запозиченням H від A
SBB L	9D	Відняти із запозиченням L від A
SBB M	9E	Відняти із запозиченням вміст пам'яті LOC (HL) від A
SBI υ	DE	Відняти із запозиченням безпосередні дані υ від A
XCHG	EB	Обмін вмісту пар регістрів DE і HL
XCHL	E3	Обмін вершини стека з вмістом пари регістрів HL
XRA A	AF	Логічна операція A АБО З ВИКЛЮЧЕННЯМ A (очищення A)
XRA B	A8	Логічна операція B АБО З ВИКЛЮЧЕННЯМ A
XRA C	A9	Логічна операція C АБО З ВИКЛЮЧЕННЯМ A

Продовження таблиці

Мнемоніка	*КОП*	*Опис*
XRA D XRA E XRA H XRA L	*AA* AB AC AD	Логічна операція D АБО З ВИКЛЮЧЕННЯМ А Логічна операція Е АБО З ВИКЛЮЧЕННЯМ А Логічна операція Н АБО З ВИКЛЮЧЕННЯМ А Логічна операція L АБО З ВИКЛЮЧЕННЯМ А
XRA M	AE	Вміст пам'яті LOC (HL) АБО З ВИКЛЮЧЕННЯМ А
XRI υ	EE	Безпосередні дані υ АБО З ВИКЛЮЧЕННЯМ А

Символи і скорочення

В описах команд мікропроцесора 18080 використовуються такі символи і скорочення:

Символ	**Значення**
A	Акумулятор (регістр А)
Addr	Значення адреси - 16 біт
Data	8-розрядне число (дані)
data 16	16-розрядне число (дані)
byte 2	Другий байт команди
byte 3	Третій байт команди
port	8-розрядна адреса пристрою уведення-виведення
r, r1, r2	Один із регістрів A, B, C, D, E, H. L
DDD, SSS	Набір бітів, який присвоєний одному з регістрів A. B. C, D, E, H, L (DDD - призначення, SSS - джерело) DDD Регістр SSS 111 A 000 B 001 C 010 D 011 E 100 H 101 L
rp	Одна з пар регістрів: В представляє пару ВС, де В - старший регістр, С - молодший регістр; D представляє пару DE, де D - старший регістр, E - молодший регістр; H - представляє пару HL, де H - старший регістр, L - молодший регістр; SP - 16-розрядний показник стека.
RP	Набір бітів, який присвоєний одній із пар регістрів B, D, H, SP RP Пара регістрів 00 BC 01 DE 10 HL 11 SP

rh	Перший регістр (який містить старший байт) даної пари
rl	Другий регістр (який містить молодший байт) даної пари
PC	16-розрядний регістр лічильника команд (PCH і PCL представляють відповідно 8 старших і 8 молодших бітів)
SP	16-розрядний регістр покажчика стека (SPH і SPL представляють відповідно 8 старших і 8 молодших бітів)
r_m	m-біт регістра (біти нумеровані від 0 до 7 справа наліво)
LABEL	16-розрядна адреса підпрограми
	Індикатори
Z	Нуль
S	Знак
P	Парність
CY	Перенесення
AC	Додаткове перенесення
( )	Вміст комірки пам'яті або регістра, ім'я якого або адреса поміщені в дужках
←	"Переміщується в"
∧	Логічне множення (кон'юнкція), логічна операція І
⊕	Логічна операція АБО З ВИКЛЮЧЕННЯМ
∨	Логічне додавання (диз'юнкція), логічна операція АБО
+	Додавання
–	Віднімання
*	Множення
↔	"Замінити на"
—	Обернений код
n	Номер повторного запуску (від 0 до 7)
NNN	Двійкове представлення (000 - 111) номера повторного запуску

Команди передачі даних

Команди цієї групи служать для переміщення даних між регістрами, а також між регістрами і комірками пам'яті. Індикатори не встановлюються командами цієї групи.

MOV r1, r2 (Move register). Передача між регістрами. (r1)←(r2). Вміст регістра 2 передається в регістр 1.

0 1 D D D S S S

Циклів 1; періодів 5, адресація - регістрова.

MOV r, M (Move from memory). Передача з пам'яті.(r)←((H)(L)). Вміст пам'яті, адреса якої знаходиться в парі HL, передається в регістр r.

0 1 D D D 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова.

MOV M, r (Move to memory). Передача в пам'ять.((H)(L))←(r). Вміст регістра r передається в пам'ять, адреса якої знаходиться в парі HL.

0 1 1 1 0 S S S

Циклів 2; періодів 7; адресація - непряма регістрова.

MVI r, data (Move immediate). Передача безпосередня. (r)←(байт 2). Вміст байта 2 команди передається в регістр r.

0 0 D D D 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня.

MVI M, data (Move to memory immediate). Передача в пам'ять безпосередня. ((H)(L))←(байт 2). Вміст байта 2 команди передається в пам'ять, адреса якої вказана парою HL.

0 0 1 1 0 1 1 0
Дані

Циклів 3; періодів 10; адресація - безпосередня, непряма регістрова.

LXI rp, data 16 (Load register pair immediate). Завантажити безпосередньо пару регістрів. (rh)←(байт 3); (rl)←(байт 2). Байт 3 команди передається в старший регістр (rh) пари rp, а байт 2 - в молодший регістр (rl) тієї ж пари.

0 0 R P 0 0 0 1
Молодший байт даних
Старший байт даних

Циклів 3; періодів 10; адресація - безпосередня.

LDA addr (Load accumulator direct). Пряме завантаження акумулятора (A)←((байт 3)(байт 2)). Вміст пам'яті, адреса якої визначена байтами 2 і 3 команди, передається в акумулятор (регістр A).

0 0 1 1 1 0 1 0
Молодший байт адреси
Старший байт адреси

Циклів 4; періодів 13; адресація - пряма.

STA addr (Store accumulator direct). Пряме розміщення вмісту акумулятора. ((байт 3)(байт 2))←(A). Вміст акумулятора передається в пам'ять, адреса якої вказана байтами 2 і 3 команди.

0 0 1 1 1 0 1 0
Молодший байт адреси
Старший байт адреси

Циклів 4; періодів 13; адресація - пряма.

LHLD addr (Load H and L direct). Пряме завантаження H і L. (L)←((байт 3)(байт 2)); (H)←((байт 3)(байт 2)+1). Вміст комірки пам'яті, адреса якої визначається байтами 2 і 3 команди, передається в регістр L. Вміст наступного байта пам'яті передається в регістр H.

0 0 1 0 1 0 1 0
Молодший байт адреси
Старший байт адреси

Циклів 5; періодів 16; адресація - пряма.

SHLD addr (Store H ahd L direct). Помістити H і L прямо. ((байт 3) (байт 2))←(L); ((байт 3)(байт 2)+1)←(H). Вміст регістра L передається в комірку пам'яті, адреса якої визначається байтами 2 і 3 команди. Вміст регістра H передається в наступний байт пам'яті.

0 0 1 0 0 0 1 0
Молодший байт пам'яті
Старший байт пам'яті

Циклів 5; періодів 16; адресація - пряма.

LDAX rp (Load accumulator inderect). Завантажити акумулятор непрямо. (A)←((rp)). Вміст комірки пам'яті, адреса якої визначається парою регістрів rp, передається в регістр A. Можуть використовуватись тільки пари rp=B (регістри B і C) або rp=D (регістри D і E).

0 0 R P 1 0 1 0

Циклів 2: періодів 7; адресація - непряма регістрова.

STAX rp (Store accumulator inderect). Завантажити регістр непрямо. ((rp))←(A). Вміст акумулятора A передається в комірку пам'яті, адреса якої міститься в парі регістрів rp. Можуть використовуватись тільки пари rp=B (регістри B і C) або rp=D (регістри D і E).

0 0 R P 0 0 1 0

Циклів 2; періодів 7; адресація - непряма регістрова.

XCHG (Exchange H and L with D and E). Обмін H і L з D і E (H)↔(D); (L)↔(E). Вміст регістрів H і L обмінюється з вмістом регістрів D і E.

1 1 1 0 1 0 1 1

Циклів 1; періодів 4; адресація - регістрова.

Арифметичні команди

Арифметичні команди призначені для виконання операцій додавання, додавання з перенесенням, віднімання, віднімання із запозиченням, інкрементування, декрементування, десяткової корекції акумулятора.

Ці команди оперують з даними в пам'яті і регістрах. У всіх випадках, окрім вказаних винятків, встановлюються індикатори нуля Z, знаку S, парності P, перенесення CY і додаткового перенесення AC. Всі операції віднімання проводяться з використанням доповнювального коду.

ADD r (ADD register). Додавання вмісту регістра. (A)←(A)+(r). Вміст регістра r додається до вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 0 0 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

ADD M (Add memory). Додавання даних, які знаходяться у пам'яті. (A)←(A)+((H)(L)). Вміст пам'яті, адреса якої знаходиться в регістрах H і L, додається до вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 0 0 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

ADI data (Add immediate). Безпосереднє додавання. (A)←(A)+(байт 2). Вміст 2-го байта команди додається до вмісту акумулятора. Результат розміщується в акумуляторі.

1 1 0 0 0 1 1 0

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

ADC r (Add register with carry). Додавання вмісту регістра і перенесення. (A)←(A)+(r)+(CY). Вміст регістра r та значення індикатора перенесення (біт переповнення) додаються до вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 0 1 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

ADC M (Add memory with carry). Додавання вмісту пам'яті і перенесення. (A)←(A)+((H)(L))+(CY). Вміст пам'яті, адресою якої є вміст пари регістрів HL, і індикатора перенесення додається до вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 0 1 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

ACI data (Add immediate with carry). Безпосереднє додавання з врахуванням перенесення. (A)←(A)+(байт 2)+(CY). Вміст 2-го байта команди і індикатора перенесення додається до вмісту акумулятора. Результат розміщується в акумуляторі.

1 1 0 0 1 1 1 0

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

SUB r (Subtract register). Віднімання вмісту регістра. (A)←(A)–(r). Вміст регістра r віднімається від вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 1 0 S S S

Циклів 1; періодів 5; адресація - регістрова; індикатори - Z, S, P, CY, AC.

SUB M (Subtract memory). Віднімання вмісту пам'яті. (A)←(A)–((H)(L)). Вміст пам'яті, адреса якої є вмістом пари регістрів HL, віднімається від вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 1 0 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

SUI data (Subtract immediate). Безпосереднє віднімання. (A)←(A)–(байт 2). Вміст 2-го байта команди віднімається від вмісту акумулятора. Результат розміщується в акумуляторі.

1 1 0 1 0 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

SBB r (Subtract register with borrow). Віднімання вмісту регістра і перенесення. (A)←(A)–(r)–(CY). Вміст регістра r і значення індикатора CY віднімаються від вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 1 1 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

SBB M (Subtract memory with borrow). Віднімання вмісту пам'яті і перенесення. (A)←(A)–((H)(L))–(CY). Вміст пам'яті, адресою якої є вміст пари регістрів HL, і значення індикатора CY віднімаються від вмісту акумулятора. Результат розміщується в акумуляторі.

1 0 0 1 1 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

SBB data (Subtract immediate with borrow). Безпосереднє віднімання даних і перенесення. (A)←(A)–(байт 2)–(CY). Вміст 2-го байта команди і значення індикатора CY віднімаються від вмісту акумулятора. Результат розміщується в акумуляторі.

1 1 0 1 1 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

INR r (Increment register). Інкремент вмісту регістра. (r)←(r)+1. Вміст регістра збільшується на 1. Встановлюються всі індикатори ознак, за винятком CY.

0 0 D D D 1 0 0

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, AC.

INR M (Increment memory). Інкремент вмісту пам'яті. ((H)(L))←((H)(L))+1. Вміст пам'яті, адреса якої розміщена в парі регістрів HL, збільшується на 1. Встановлюються всі індикатори ознак, за винятком CY.

0 0 1 1 0 1 0 0

Циклів 3; періодів 10; адресація - непряма регістрова; індикатори - Z, S, P, AC.

DCR r (Decrement register). Декремент вмісту регістра. (r)←(r)–1. Вміст регістра r зменшується на 1. Встановлюються всі індикатори, за винятком CY.

0 0 D D D 1 0 1

Циклів 1; періодів 4; адресація - безпосередня; індикатори - Z, S, P, AC.

DCR M (Decrement memory). Декремент вмісту пам'яті. ((H)(L))←((H)(L))–1. Вміст пам'яті, адреса якої знаходиться в парі регістрів HL, зменшується на 1. Встановлюються всі індикатори, за винятком CY.

0 0 1 1 0 1 0 1

Циклів 3; періодів 10; адресація - непряма регістрова; індикатори - Z, S, P, AC.

INX rp (Increment register pair). Інкремент вмісту пари регістрів (rh)(rl)←(rh)(rl)+1. Вміст пари регістрів rp збільшується на 1. Індикатори не встановлюються.

0 0 R P 0 0 1 1

Циклів 1; періодів 6; адресація - регістрова; індикатори не змінюються.

DCX rp (Decrement register pair). Декремент вмісту пари регістрів (rh)(rl)←(rh)(rl)–1. Вміст пари регістрів rp зменшується на 1. Індикатори не встановлюються.

0 0 R P 1 0 1 1

Циклів 1; періодів 6; адресація - регістрова; індикатори не змінюються.

DAD rp (Add register pair to H and L). Додати вміст пари регістрів до вмісту пари регістрів HL. (H)(L)←(H)(L)+(rh)(rl). Вміст пари регістрів rp додається до вмісту пари HL. Встановлюється тільки індикатор CY. Він встановлюється в 1, якщо є перенесення при додаванні з подвосною точністю, якщо ні - встановлюється в 0.

0 0 R P 1 1 0 1

Циклів 3; періодів 10; адресація - регістрова; індикатор - CY.

DAA (Decimal adjust accumulator). Десяткова корекція акумулятора. 8-розрядне число в акумуляторі розбивається на два 4-розрядні двійково-десяткові. Далі виконуються такі дії: 1) якщо значення молодшої тетради акумулятора більше 9 або встановлений індикатор AC, то до вмісту акумулятора додається 6; 2) якщо значення старшої тетради більше 9 або встановлений індикатор перенесення CY, то 6 додається до значення старшої тетради акумулятора.

0 0 1 0 0 1 1 1

Циклів 1; періодів 4; індикатори - Z, S, P, CY, AC.

Логічні команди

Завдання цих команд - виконання логічних операцій І, АБО, АБО З ВИКЛЮЧЕННЯМ, порівняння, переміщення та інвертування. Ці команди виконують логічні операції над даними у пам'яті або регістрах та в індикаторах.

ANA r (AND register). Логічна операція І акумулятора з регістром. (A)←A)∧(r). Логічне множення вмісту регістра r і вмісту акумулятора побітне. Результат розміщується в акумуляторі. Ознака перенесення CY встановлюється в 0, а ознака допоміжного перенесення AC приймає значення результату логічної операції АБО, виконаної з третіми бітами операндів.

1 0 1 0 0 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

ANA M (AND memory). Логічна операція І акумулятора і пам'яті. (A)←(A)∧((H)(L)). Логічне множення вмісту комірки пам'яті, адреса якої знаходиться в регістрах HL, із вмістом акумулятора. Результат розміщується в акумуляторі. Ознака перенесення CY встановлюється в 0, а ознака допоміжного перенесення AC приймає значення результату логічної операції АБО, виконаної з третіми бітами.

1 0 1 0 0 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

ANI data (AND immediate). Логічна операція І акумулятора та безпосередньо наступних даних. (A)←(A)∧(байт 2). Логічне множення вмісту 2-го байта команди із вмістом акумулятора. Результат розміщується в акумуляторі. Ознака перенесення CY встановлюється в 0, а ознака допоміжного перенесення AC приймає значення результату логічної операції АБО, виконаної із третіми бітами.

1 1 1 0 0 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

XRA r (Exclusive OR register). Логічна операція сума по модулю два (АБО З ВИКЛЮЧЕННЯМ) акумулятора та регістра. (A)←(A)⊕(r). АБО З ВИКЛЮЧЕННЯМ виконується із вмістом регістра r і акумулятора. Результат розміщується в акумуляторі. Ознака перенесення CY та ознака допоміжного перенесення AC встановлюються в 0.

1 0 1 0 1 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

XRA M (Exclusive OR memory). Логічна операція сума по модулю два (АБО З ВИКЛЮЧЕННЯМ) акумулятора та пам'яті. (A)←(A)⊕((H)(L)). АБО З ВИКЛЮЧЕННЯМ виконується із вмістом комірки пам'яті, адреса якої вказана парою HL, і акумулятора. Результат розміщується в акумуляторі. Ознака перенесення CY та ознака допоміжного перенесення AC встановлюються в 0.

1 0 1 0 1 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

XRI data (Exclusive OR immediate). Логічна операція сума по модулю два (АБО З ВИКЛЮЧЕННЯМ) акумулятора та безпосередньо наступних даних. (A)←(A)⊕(байт 2). АБО З ВИКЛЮЧЕННЯМ виконується із вмістом 2-го байта команди і акумулятора. Результат розміщується в акумуляторі. Ознака перенесення CY та ознака допоміжного перенесення AC встановлюються в 0.

1 1 1 0 1 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P. CY, AC.

ORA r (OR register). Логічна операція АБО акумулятора з регістром. (A)←A)∨(r). Логічне додавання вмісту регістра r і вмісту акумулятора побітне. Результат розміщується в акумуляторі. Ознака перенесення CY та ознака допоміжного перенесення AC встановлюються в 0.

1 0 1 1 0 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

ORA M (OR memory). Логічна операція АБО акумулятора з пам'яттю. (A)←A)∨((H)(L)). Логічне додавання вмісту комірки пам'яті, адреса якої вказана парою HL, і вмісту акумулятора побітне. Результат розміщується в акумуляторі. Ознака перенесення CY та ознака допоміжного перенесення AC встановлюються в 0.

1 0 1 1 0 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

ORI data (OR immediate). Логічна операція АБО акумулятора та безпосередньо наступних даних. (A)←A)∨(байт 2). Логічне додавання вмісту 2-го

байта команди і вмісту акумулятора. Результат розміщується в акумуляторі. Ознака перенесення CY та ознака допоміжного перенесення AC встановлюються в 0.

1 1 1 1 0 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

CMP r (Compare register). Порівняти акумулятор з регістром. (A)–(r). Вміст регістра r віднімається від вмісту акумулятора. Вміст акумулятора не змінюється. Індикатори встановлюються, як при відніманні. Ознака нуля Z встановлюється в 1, якщо (A)=(r), а ознака перенесення CY встановлюється в 1, якщо (A)<(r).

1 0 1 1 1 S S S

Циклів 1; періодів 4; адресація - регістрова; індикатори - Z, S, P, CY, AC.

CMP M (Compare memory). Порівняти акумулятор з пам'яттю. (A)–((H)(L)). Вміст пам'яті, адреса якої є вмістом пари HL, віднімається від вмісту акумулятора. Вміст акумулятора не змінюється. Ознака нуля Z встановлюється в 1, якщо (A) = ((H)(L)), а ознака перенесення CY встановлюється в 1, якщо (A) < ((H)(L)).

1 0 1 1 1 1 1 0

Циклів 2; періодів 7; адресація - непряма регістрова; індикатори - Z, S, P, CY, AC.

CPI data (Compare immediate). Порівняти акумулятор з безпосередньо наступними даними. (A)–(байт 2). Вміст 2-го байта команди віднімається від акумулятора. Вміст акумулятора не змінюється. Індикатори встановлюються, як при відніманні. Ознака нуля Z встановлюється в 1, якщо (A)=(байт 2), а ознака перенесення CY встановлюється в 1, якщо (A) < (байт 2).

1 1 1 1 1 1 1 0
Дані

Циклів 2; періодів 7; адресація - безпосередня; індикатори - Z, S, P, CY, AC.

RLC (Rotate left). Переміщення ліворуч. $(b_{n+1})\leftarrow(b_n)$; $(b_0)\leftarrow(b_7)$; $(CY)\leftarrow(b_7)$. Вміст акумулятора переміщується на одну позицію ліворуч. Молодший біт b_0 і біт перенесення CY приймають значення витісненого біта, тобто того, що був старшим бітом, - b_7. Встановлюється лише біт перенесення CY.



0 0 0 0 0 1 1 1

Циклів 1; періодів 4; індикатор - CY.

RRC (Rotate right). Переміщення праворуч. $(b_n)\leftarrow(b_{n+1})$; $(b_7)\leftarrow(b_0)$; $(CY)\leftarrow(b_0)$. Вміст акумулятора переміщується на одну позицію праворуч. Старший біт b_7 і біт перенесення CY приймають значення витісненого біта, тобто того, що був молодшим бітом, - b_0. Встановлюється лише біт перенесення CY.



0 0 0 0 0 1 1 1

Циклів 1; періодів 4; індикатор - CY.

RAL (Rotate left trough carry). Циклічне переміщення ліворуч. $(b_{n+1})\leftarrow(b_n)$: $(CY)\leftarrow(b_7)$; $(b_0)\leftarrow(CY)$. Вміст акумулятора переміщується на одну позицію ліворуч разом з бітом перенесення CY. У молодшому біті b_0 встановлюється вміст CY, а біт перенесення CY приймає значення витісненого біта, тобто того, що був старшим бітом, - b_7. Встановлюється лише біт перенесення CY.



0 0 0 1 0 1 1 1

Циклів 1; періодів 4: індикатор - CY.

RAR (Rotate right trough carry). Циклічне переміщення праворуч. $(b_n)\leftarrow(b_{n+1})$; $(CY)\leftarrow(b_0)$; $(b_7)\leftarrow(CY)$. Вміст акумулятора переміщується на одну позицію праворуч разом із бітом перенесення CY. Старший біт b_7 приймає значення біта перенесення CY. а CY - значення витісненого біта, тобто того, що був молодшим бітом, - b_0. Встановлюється лише біт перенесення CY.



0 0 0 1 1 1 1 1

Циклів 1: періодів 4; індикатор - CY.

CMA (Complement accumulator). Інвертувати акумулятор. $(A)\leftarrow(\overline{A})$. Вміст акумулятора інвертується (якщо біт мав значення 0, то він приймає значення

1, якщо біт мав значення 1, то він приймає значення 0). Індикатори не встановлюються.

0 0 1 0 1 1 1 1

Циклів 1; періодів 4; індикатори не змінюються.

CMC (Complement carry). Інвертувати біт перенесення. $(CY) \leftarrow (\overline{CY})$. Інвертується вміст індикатора CY. Інші індикатори не встановлюються.

0 0 1 1 1 1 1 1

Циклів 1; періодів 4; індикатори не змінюються.

STC (Set carry). Встановити біт перенесення. (CY)←1. Ознака перенесення CY приймає значення 1. Інші індикатори не встановлюються.

0 0 1 1 0 1 1 1

Циклів 1; періодів 4; індикатори не змінюються.

Команди переходів

Ця група команд вміщує команди переходу, виклику, повернення і повторного запуску (рестарту). Всі команди даної групи змінюють послідовний (нормальний) хід програми. Тут є команди двох типів переходів: умовного і безумовного. Безумовні переходи просто виконують операцію, визначену лічильником команд, умовні - перевіряють стан одного з індикаторів регістра ознак мікропроцесора для визначення доцільності розгалуження в програмі.

Умови, що перевіряються, записуються у такій формі:

Умова	*Індикатор*	CCC
NZ - не нуль	Z=0	000
Z - нуль	Z=1	001
NC - немає перенесення	CY=0	010
C - перенесення	CY=1	011
PO - непарність	P=0	100
PE - парність	P=1	101
P - плюс	S=0	110
M - мінус	S=1	111

JMP addr (Jump). Перехід (розгалуження). (PC)←(байт 3)(байт 2). Керування передається команді, адреса якої вказана у байтах 2 і 3 даної команди.

1 1 0 0 0 0 1 1
Молодший байт адреси
Старший байт адреси

Циклів 3; періодів 10; адресація - безпосередня; індикатори не змінюються.

Jcondition addr (Conditionel jamp). Умовне розгалуження. Якщо (CCC), то (PC)←(байт 3)(байт 2). Якщо встановлена умова виконується, то керування передається команді, адреса якої вказана у байтах 2 і 3 даної команди; якщо ні - виконується наступна за даною команда.

1 1 C C C 0 1 0
Молодший байт адреси
Старший байт адреси

Циклів 3; періодів 10; адресація - безпосередня; індикатори не змінюються.

CALL addr (Call). Виклик. ((SP)–1)←(PCH); ((SP)–2)←(PCL); (SP)←(SP)–2; (PC)←(байт 3)(байт 2). Старших 8 біт лічильника команд, які вказують адресу наступної команди, передаються в пам'ять, адреса якої на 1 менше вмісту регістра SP. Вісім молодших біт лічильника команд, які вказують адресу наступної команди, передаються в пам'ять, адреса якої на 2 менше вмісту регістра SP. Вміст регістра SP двічі декрементується. Керування передається команді, адреса якої визначається байтами 3 і 2 поточної команди.

1 1 0 0 1 1 0 1
Молодший байт адреси
Старший байт адреси

Циклів 5; періодів 17; адресація - безпосередня, непряма регістрова; індикатори не змінюються.

Condition addr (Conditionel call). Умовний виклик. Якщо (CCC), то ((SP)–1)←(PCH); ((SP)–2)←(PCL); (SP)←(SP)–2; (PC)←(байт 3)(байт 2).

Якщо задані умови виконуються, виконуються дії, визначені в команді CALL (див. вище); якщо ні - виконується наступна після даної команда.

1 1 C C C 1 0 0
Молодший байт адреси
Старший байт адреси

Циклів 3/5; періодів 11/17; адресація - безпосередня, непряма регістрова; індикатори не змінюються.

RET (Return). Повернення. (PCL)←((SP)); (PCH)←((SP)+1); (SP)←(SP)+2. Вміст пам'яті, адреса якої визначена в регістрі SP, передається у 8 молодших бітів регістра PC. Вміст пам'яті, адреса якої на 1 старша вмісту регістра SP, передається у 8 старших бітів регістра PC. Вміст регістра SP двічі інкрементується.

1 1 0 0 1 0 0 1

Циклів 3; періодів 10; адресація - непряма регістрова; індикатори не змінюються.

Rcondition (Conditional return). Повернення умовне. Якщо (CCC), то (PCL)←((SP)); (PCH)←((SP)+1); (SP)←(SP)+2. Якщо дана умова виконана, ви-

конуються дії, визначені командою повернення (див. вище), якщо ні - виконується наступна після даної команда.

1 1 C C C 0 0 0

Циклів 1/3; періодів 5/11; адресація - непряма регістрова; індикатори не змінюються.

RST (Restart). Повторний пуск (рестарт). ((SP)–1)←(PCH); ((SP)–2)←(PCL); (SP)←(SP)–2; (PC)←8X(NNN). Старші 8 біт адреси наступної команди передаються в пам'ять, адреса якої на 1 менша вмісту SP. Молодші 8 біт адреси наступної команди передаються в пам'ять, адреса якої менша на 2 одиниці вмісту регістра SP. Вміст регістра SP декрементується двічі. Керування передається команді, адресою якої є 8 разів вміст NNN (8 × NNN).

1 1 N N N 1 1 1

Циклів 3; періодів 11; адресація - непряма регістрова; індикатори не змінюються.

Номер біта	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PC	0	0	0	0	0	0	0	0	0	0	N	N	N	0	0	0

Лічильник команд після команди рестарту.

PCHL (Jump H and L indirect - move H and L to PC). Перейти H і L непрямо - передати H і L в PC. (PCH)←(H); (PCL)←(L). Вміст регістра H передається у 8 старших бітів регістра PC, а регістра L - у 8 молодших бітів регістра PC.

1 1 1 0 1 0 0 1

Циклів 1; періодів 5; адресація - регістрова; індикатори не змінюються.

Команди стека, уведення-виведення та керування

Команди цієї групи виконують операції запису в стек і читання з нього, уведення і виведення даних, обміну даними, підтвердження і непідтвердження переривань. Ці команди не змінюють вмісту регістра ознак, крім тих випадків, які будуть окремо описані.

PUSH rp (Push). Записати у стек вміст пари регістрів. ((SP)–1)←(rh); ((SP)–2)←(rl); ((SP)←(SP)–2). Вміст старшого регістра пари rp передається у пам'ять, адреса якої менше на 1 вмісту регістра SP. Вміст молодшого регістра пари rp передається в пам'ять, адреса якої менше на 2 вмісту регістра SP. Вміст регістра SP декрементується двічі. Пара регістрів rp=SP не може бути вказана у форматі цієї команди.

1 1 R P 0 1 0 1

Циклів 3; періодів 12; адресація - непряма регістрова; індикатори не змінюються.

PUSH PSW (Push processor status word). Розмістити в стеку слово стану процесора. ((SP)–1)←(A); ((SP)–2)$_0$←(CY); ((SP)–2)$_1$←X; ((SP)–2)$_2$←(P); ((SP)–2)$_3$←X; ((SP)–2)$_4$←(AC); ((SP)–2)$_5$←X; ((SP)–2)$_6$←(Z); ((SP)–2)$_7$←(S); (SP)←(SP)–2. X - значення біта не визначене. Вміст регістра A передається в пам'ять, адреса якої менше на 1 вмісту регістра SP. Вміст регістра ознак збирається в слові стану процесора і передається побітно (див. індекси в мнемоніці операцій) у пам'ять, адреса якої менше на 2 вмісту регістра SP, який декрементується двічі.

1 1 1 1 0 1 0 1

Циклів 3: періодів 11; адресація - непряма регістрова; індикатори не змінюються.

Слово стану процесора (PSW):

D7	D6	D5	D4	D3	D2	D1	D0
S	Z	X	AC	X	P	X	CY

X - значення бітів не визначене.

POP rp (Pop). Завантаження зі стека регістрів. (rl)←((SP)); (rh)←((SP)+1); (SP)←(SP)+2. Вміст пам'яті, адреса якої визначається регістром SP, передається в молодший регістр пари rp. Вміст пам'яті, адреса якої більше на 1 вмісту регістра SP, передається у старший регістр пари rp. Вміст регістра SP інкрементується двічі. Пара регістрів rp=SP не може бути вказана у форматі цієї команди.

1 1 R P 0 0 0 1

Циклів 3; періодів 10: адресація - непряма регістрова: індикатори не змінюються.

POP PSW (Pop processor status word). Прочитати із стека слово стану процесора. (CY)←((SP))$_0$; (P)←((SP))$_2$; (AC)←((SP))$_4$; (Z)←((SP))$_6$; (S)←((SP))$_7$; (A)←((SP)+1); (SP)←(SP)+2. Вміст пам'яті, адреса якої визначена вмістом регістра SP, побітно використовується для відновлення індикаторів умови. Вміст пам'яті, адреса якої більше на 1 вмісту SP, передається в регістр A. Вміст SP інкрементується двічі.

1 1 1 1 0 0 0 1

Циклів 3; періодів 10: адресація - непряма регістрова; індикатори - Z, S, P, AC, CY.

XTHL (Exchange stack top with H and L). Обміняти вершину стека із H і L. (L)←((SP)); (H)←((SP)+1). Вміст регістра L обмінюється із вмістом пам'яті, адреса якої визначена вмістом регістра SP. Вміст регістра H обмінюється із вмістом пам'яті, адреса якої більше на 1 вмісту SP.

1 1 1 0 0 0 1 1

Циклів 5; періодів 18; адресація - непряма регістрова; індикатори не змінюються.

SPHL (Move HL to SP). Передати HL у SP. (SP)←(H)(L). Вміст регістрів H і L (16 біт) передається у регістр SP.

1 1 1 1 1 0 0 1

Циклів 1; періодів 5; адресація - регістрова; індикатори не змінюються.

IN port (Input). Увести дані. (A)←(дані). Дані. які розміщені на 8-розрядній двонапрямній шині даних певним портом, передаються у регістр A.

1 1 0 1 1 0 1 1
Адреса порту

Циклів 3; періодів 10; адресація - пряма: індикатори не змінюються.

OUT port (Output). Вивести дані. (Дані)←(A). Вміст регістра A виводиться на 8-розрядну двонапрямну шину даних для передачі у певний порт.

1 1 0 1 0 0 1 1
Адреса порту

Циклів 3; періодів 10; адресація - пряма: індикатори не змінюються.

EI (Enable interrupts). Дозвіл переривань. Переривання дозволяються відразу після виконання наступної команди. Під час виконання команди EI переривання заборонені.

1 1 1 1 1 0 1 1

Циклів 1; періодів 4; індикатори не змінюються.

DI (Disable interrupts). Заборона переривань. Переривання забороняються відразу після виконання команди DI. Під час виконання команди DI переривання заборонені.

1 1 1 1 0 0 1 1

Циклів 1: періодів 4; індикатори не змінюються.

HLT (Halt). Зупинка. Процесор зупиняється. Вміст регістрів та індикатори не змінюються.

0 1 1 1 0 1 1 0

Циклів 1; періодів 5; індикатори не змінюються.

NOP (No op). Операція відсутня. Не виконується жодна операція. Регістри та індикатори не змінюються.

0 0 0 0 0 0 0 0

Циклів 1: періодів 4; індикатори не змінюються.

* * *

Список рекомендованої та використаної літератури

1. Микропроцессоры. В 3-х кн. Кн. 1. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов: Учеб. для втузов. / П. В. Нестеров, В. Ф. Шаньгин, В. Л. Горбунов и др.; Под ред. Л. Н. Преснухина. - М.: Высшая школа, 1986. - 495 с., ил.
2. Микропроцессоры. В 3-х кн. Кн. 3. Средства отладки, лабораторный практикум и задачник: Учеб. для втузов. / Н. В. Воробьев, В. Л. Горбунов, А. В. Горячев и др.; Под ред. Л. Н. Преснухина. - М.: Высшая школа, 1986. - 351 с., ил.
3. Калабеков Б. А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. пособие для втузов. - М.: Радио и связь, 1988. - 368 с., ил.
4. Певчев Ю. Ф., Финогенов К. Г. Автоматизация физического эксперимента: Учеб. пособие для вузов. - М.: Энергоатомиздат, 1986. - 368 с., ил.
5. Токхайм Р. Микропроцессоры: Курс и упражнения / Пер. с англ., под ред. В. Н. Грасевича. - М.: Энергоатомиздат, 1987. - 336 с., ил.
6. Гуртовцев А. Л., Гудыменко С. В. Программы для микропроцессоров: Справ. пособие. - Мн.: Высшая школа, 1989. - 352 с., ил.
7. Микропроцессоры и микропроцессорные комплекты интегральных микросхем: Справочник. В 2-х т. / В.-Б. Б. Абрайтис. Н. Н. Аверьянов, А. И. Белоус и др.; Под ред. В. А. Шахнова. - М.: Радио и связь, 1988. - Т. 1. - 368 с.

ДІЕЛЕКТРИЧНІ МАТЕРІАЛИ ДЛЯ ФУНКЦІОНАЛЬНОЇ ЕЛЕКТРОНІКИ

Розвиток сучасної електронної техніки, особливо засобів зв'язку і пристроїв обробки інформації, характеризується все більш широким застосуванням нових матеріалів, на основі яких створюються різноманітні елементи функціональної електроніки. Особливе місце серед них займають діелектрики, що пов'язано із здатністю їх до поляризації, тобто виникнення дипольного моменту в зовнішньому електричному полі. Природно, що для практичного використання, а також експериментальних досліджень з метою встановлення фундаментальних закономірностей необхідні матеріали, в яких спостерігаються достатньо великі зміни поляризації під дією зовнішніх факторів. Такі властивості серед діелектриків мають сегнетоелектричні кристали. У даному розділі наведені описи до робіт лабораторного фізичного практикуму з курсу "Матеріали для функціональної електроніки", які в основному базуються на дослідженні фізичних явищ у сегнетоелектричних матеріалах.

При вивченні сегнетоелектричних кристалів слід мати на увазі щонайменше дві особливості. По-перше, цей розділ фізики твердого тіла нерозривно пов'язаний із симетрією кристалів. Такий зв'язок з кристалофізикою визначається тим, що фізичні властивості діелектричних кристалів описуються тензорами різних рангів (діелектрична проникність - тензор 2-го рангу, п'єзомодулі - 3-го рангу, піроелектричні коефіцієнти - компоненти полярного вектора і т. д.). Вид цих тензорів суттєвим чином залежить від симетрії кристалів і визначає характер анізотропії відповідної фізичної властивості. По-друге, фізику сегнетоелектриків можна зрозуміти тільки з урахуванням того факту, що сегнетоелектричний ефект виникає в кристалах у результаті структурного фазового перетворення. При деякій критичній температурі кристалічна гратка самовільно перебудовується, в результаті чого в кожній елементарній комірці кристала виникає дипольний момент, а весь кристал стає поляризованим за відсутності електричного або інших полів. Наявність фазового переходу при деякій температурі визначає значну "податливість" гратки сегнетоелектричного кристала до зовнішніх дій у цьому температурному околі і, як наслідок, аномально високі значення відповідних коефіцієнтів.

У зв'язку з цим у лабораторному практикумі певну увагу звернуто на дослідження фізичних властивостей сегнетоелектриків в околі фазових перетворень. Поряд з ефектом збільшення ємності конденсатора при розміщенні діелектрика між його обкладками (відповідна властивість характеризується діелектричною проникністю) важливе значення мають явища зміни поляризації

діелектричних кристалів під дією механічних напружень (п'єзоелектричний ефект) і при зміні температури (піроелектричний ефект). Значний інтерес представляють електретний ефект, явища зміни показника заломлення зовнішнім електричним полем (електрооптичний ефект) та дією ультразвукової хвилі (акустооптичний ефект), а також нелінійні властивості та переключення доменів у сегнетоелектричних кристалах. Усім вказаним вище явищам в цьому розділі присвячені відповідні лабораторні роботи та окремі завдання.

Особливістю є те, що кожна робота включає елементи самостійного наукового дослідження і тому буде корисною для постановки науково-дослідницької роботи студентів, при виконанні курсових і дипломних робіт.

32. ДИСПЕРСІЯ ДІЕЛЕКТРИЧНОЇ ПРОНИКНОСТІ

Мета роботи: дослідження частотної залежності діелектричної проникності та тангенса кута втрат у діапазоні радіочастот, визначення основних параметрів спектра діелектричної проникності.

Теоретичні відомості

Макроскопічні властивості діелектриків обумовлені мікроскопічними процесами зміщення різних видів заряджених частинок у прикладеному зовнішньому електричному полі. Такими частинками є електрони, іони та диполі (дипольні молекули), зміщення яких приводить відповідно до електронної, іонної та дипольної поляризації. Однак інформація тільки про природу частинок, що обумовлюють поляризацію діелектрика, недостатня для аналізу експериментальних результатів і побудови теоретичних моделей цього явища. Тому при вивченні явищ поляризації діелектриків необхідно врахувати особливості міжмолекулярних взаємодій.

У зв'язку з цим доцільно класифікувати індуковану поляризацію таким чином:

- *пружна* (деформаційна), при якій сила, що намагається повернути в стан рівноваги зміщені електричним полем частинки, має квазіпружний характер;
- *теплова* (стрибкова), при якій диполі, іони або електрони при своєму зміщенні перестрибують через потенціальні бар'єри і можуть мати кілька положень рівноваги;
- *об'ємнозарядна* (міграційна), при якій електрони або іони переміщуються в діелектрику на макроскопічні (набагато більші міжатомних) відстані і накопичуються на дефектах, границях неоднорідностей. До цього ж механізму відноситься переорієнтація макродиполів.

Механізми індукованої поляризації є більшою або меншою мірою інерційними, оскільки для встановлення поляризованого стану необхідний певний час. Усі механізми поляризації встигають установитись при довготривалому

прикладанні до діелектрика постійного поля, так що статична величина діелектричної проникності $\varepsilon_{ст}$ включає в себе вклади як швидких, так і більш повільних механізмів поляризації. Однак при підвищенні частоти f прикладеного зовнішнього електричного поля спочатку більш повільні, а потім і інші механізми поляризації не встигають встановитись за час $t \approx 1/f$ і виключаються з процесу поляризації. Відповідно, при вимірюваннях на різних частотах спостерігається зміна діелектричної проникності ε, тобто дисперсія. Схематично повний спектр ε(f) зображений на рис. 32.1.



Рис. 32.1. Схематичне зображення спектра діелектричної проникності.

Виходячи з експериментальних даних про частотну залежність діелектричної проникності та враховуючи різну інерційність механізмів поляризації, можна виділити такі їх види:

- низькочастотні, які встановлюються за час 10^{-4} - 10^5 с, внаслідок чого діелектрична проникність при підвищенні частоти понижується на величину $\varepsilon_{НЧ} - \varepsilon_{РЧ}$;

- радіочастотну, яка "виключається" на частотах 10^4 - 10^{11} Гц і зменшується на $\varepsilon_{РЧ} - \varepsilon_{ІЧ}$;

- інфрачервону з характерним частотним інтервалом 10^{11} - 10^{15} Гц та діелектричним вкладом $\varepsilon_{ІЧ} - \varepsilon_{опт}$;

- оптичну, яка обумовлює величину оптичного показника заломлення діелектрика і встигає змінюватись разом з електромагнітним полем до частот 10^{15} - 10^{17} Гц.

Схематично зіставлення областей дисперсії з фізичними уявленнями про процеси поляризації наведено на рис. 32.2. На низьких частотах "виключаються" різні механізми об'ємозарядної поляризації, зв'язаної з переміщенням і накопичуванням на дефектах та границях розділу неоднорідного діелектрика електронів (ЕО), іонів (ІО) або запізненням переорієнтації в змінному електричному полі макродиполів (МД). У полярних діелектриках на низьких частотах спостерігається також вклад в $\varepsilon_{нч}$, обумовлений електрокалоричним ефектом (ЕК) і зв'язаний з переходом від ізотермічних до адіабатичних умов вимірювань.

Рис. 32.2. Вклади різних механізмів поляризації в діелектричну проникність.

У діапазоні радіочастот проявляється інерційність різних механізмів поляризації, обумовлена тепловим рухом електронів (ЕТ), іонів (ІТ) і диполів (ДТ), а також "виключається" вклад у величину діелектричної проникності від електромеханічного ефекту (ЕМ), характерного для п'єзоелектриків.

В інфрачервоній області спектра електромагнітних хвиль виникає дисперсія ε, яка пов'язана із запізненням пружного зміщення іонів кристалічної ґратки (ІП) та дипольною пружною поляризацією (ДП).

Нарешті, на оптичних частотах встигають за зміною електромагнітного поля тільки електрони, розташовані на зовнішніх оболонках атомів і молекул (ЕП). Вище частот $\sim 10^{17} - 10^{18}$ Гц ніяких механізмів поляризації немає і в усіх матеріалах $\varepsilon = 1$.

Розглянемо феноменологічний опис динамічних властивостей теплової поляризації. Поляризація, зв'язана з тепловим рухом заряджених частинок, встановлюється з часом порівняно повільно, що зумовлюється особливостями її мікроскопічних механізмів. Прикладання електричного поля порушує рівно-

важний стан діелектрика, внаслідок чого відбувається певна внутрішня перебудова в термодинамічній системі (діелектрику), в результаті якої через певний час (час релаксації) досягається новий (поляризований) стаціонарний стан. Таку порівняно повільну і залежну від температури поляризацію іноді називають релаксаційною. Нехай в зовнішньому постійному електричному полі E_0, яке було включене досить тривалий час, виникла і встановилась поляризація P_0. Якщо в певний момент часу зовнішнє поле вимкнути, то поляризація буде поступово зменшуватись. Вважається, що швидкість зменшення поляризації dP/dt після виключення поля пропорційна величині самої поляризації P. Це припущення випливає з відомого в термодинаміці факту про те, що швидкість наближення системи до рівноваги пропорційна величині відхилення від рівноважного стану. Таким чином, зменшення поляризації з часом описується рівнянням

$$\frac{dP}{dt} = -\frac{1}{\tau}P, \qquad (32.1)$$

розв'язок якого:

$$P = P_0 \exp\left(-\frac{t}{\tau}\right). \qquad (32.2)$$

Фізичний зміст параметра τ - це час, протягом якого поляризація діелектрика зменшиться в e раз. Параметр τ називається часом релаксації.

Якщо до діелектрика прикласти змінне електричне поле $E = E_0\exp(i\omega t)$, то зміну поляризації можна описати неоднорідним диференціальним рівнянням

$$\frac{dP}{dt} + \frac{1}{\tau}P = gE_0 \exp(i\omega t), \qquad (32.3)$$

стаціонарний (тобто при $t \to \infty$) розв'язок якого має вигляд:

$$P(t) = \frac{g\tau}{1 + i\omega\tau}E_0 \exp(i\omega t), \qquad (32.4)$$

де g - деякий коефіцієнт пропорційності.

Звідси, враховуючи, що $P = \chi\varepsilon_0 E$, де χ - діелектрична сприйнятливість, а також вирази для електричної індукції $D = \varepsilon\varepsilon_0 E = \varepsilon_0 E + P$, можна одержати формулу для комплексної діелектричної проникності ε^*:

$$\varepsilon^* = 1 + \chi^* = 1 + \frac{g\tau}{\varepsilon_0(1 + i\omega\tau)}. \qquad (32.5)$$

До розв'язку (32.5) необхідно додати вклад від більш швидких механізмів пружної поляризації, які разом з одиницею позначимо ε_∞. У результаті рівняння Дебая, яке описує дисперсію вкладу теплової (релаксаційної) поляризації, матиме вигляд:

$$\varepsilon^*(\omega) = \varepsilon_\infty + \frac{\Delta\varepsilon}{1 + i\omega\tau}, \qquad \Delta\varepsilon = \frac{g\tau}{\varepsilon_0}. \qquad (32.6)$$

Звідси, розділяючи дійсну та уявну частини, одержуємо:

$$\varepsilon'(\omega) = \varepsilon_\infty + \frac{\Delta\varepsilon}{1 + \omega^2\tau^2}, \tag{32.7}$$

$$\varepsilon''(\omega) = \frac{\Delta\varepsilon\omega\tau}{1 + \omega^2\tau^2}. \tag{32.8}$$

Схематичний хід залежностей $\varepsilon'(\omega)$ і $\varepsilon''(\omega)$ для релаксаційної поляризації представлений на рис. 32.3,*б*. Як видно, діелектрична проникність зменшується із збільшенням частоти, особливо в частотному діапазоні поблизу $\omega = 1/\tau$. У цій частотній області $\varepsilon''(\omega)$ має максимум.

У багатьох випадках експеримент свідчить про те, що спектр релаксаційної дисперсії розмитий і не відповідає формулам (32.7) і (32.8). Це може означати, що в діелектрику наявні види поляризації, які мають різні часи релаксації. Очевидно, що в цих випадках спектри дисперсії повинні бути ширшими (більш розмитими), ніж у випадку одного часу релаксації. Розмиття діелектричного спектра може виникнути і внаслідок взаємодії релаксаторів. Для опису релаксаційної дисперсії тих діелектриків, в яких спектр є розмитим, К. Коул і Р. Коул запропонували емпіричне рівняння:

$$\varepsilon^*(\omega) = \varepsilon_\infty + \frac{\Delta\varepsilon}{1 + (i\omega\tau)^{1-\alpha}}. \tag{32.9}$$

де τ - деякий середній час релаксації; α - параметр, який характеризує розподіл часів релаксації і може бути знайдений з експериментальних даних. Порівняння формул (32.6) і (32.9) вказує на те, що випадок $\alpha = 0$ відповідає рівнянню Дебая.



Рис. 32.3. Резонансний *(а)* та релаксаційний *(б)* діелектричні спектри.

Як вперше встановили брати Коул, релаксаційний спектр дисперсії має цікаву особливість, а саме: в прямокутних координатах залежність ε'' від ε' являє собою дугу кола. Такі залежності одержали назву діаграм Коула - Коула і схематично зображені на рис. 32.4. Можна показати, що параметр α визначає кут між віссю ε' та радіусом кола, як показано на рис. 32.4,*б*. Параметр розподілу α є емпіричним і не має визначеного фізичного змісту. він не ґрунтується на якійсь фізичній моделі. Незважаючи на це, метод Коула - Коула часто використовується при аналізі експериментальних даних.

У випадку пружної поляризації, коли електричне поле діє на електрони в атомі, іони в кристалі або жорстко зв'язані диполі, існує повертаюча сила, пропорційна зміщенню частинок із рівноважного положення. Очевидно, що експоненціальний закон встановлення поляризації, який справедливий для розглянутих вище релаксаційних процесів, у цьому випадку стає незастосовним. Навпаки, слід чекати появи затухаючих коливань частинок, які відхилились від положення рівноваги. Таким чином, динамічні властивості пружної поляризації доцільно описувати моделлю гармонічного осцилятора, враховуючи діелектричні втрати введенням коефіцієнта загасання. Рівняння руху частинки з масою m і зарядом q в синусоїдальному електричному полі з циклічною частотою ω

$$E = E_0 \exp(i\omega t)$$

при врахуванні загасання має вигляд:

$$m\frac{d^2x}{dt^2} + 2\lambda'\frac{dx}{dt} + cx = qE_0\exp(i\omega t), \qquad (32.10)$$

де λ' - коефіцієнт загасання; c - квазіпружна постійна; x - зміщення частинки.



а) *б)*

Рис. 32.4. Діаграми Коула - Коула у випадку одиничного релаксатора *(а)* і при наявності розподілу релаксаторів за частотами *(б)*.

Зміщення x зарядженої частинки в електричному полі визначає поляризацію діелектрика: якщо n частинок, що знаходяться в одиниці об'єму, зміщуються однаковим чином, то P = nqx. Тому рівняння (32.10) може бути переписане:

$$\frac{d^2P}{dt^2} + 2\lambda\frac{dP}{dt} + \omega_0^2 P = \frac{nq^2}{m}E_0\exp(i\omega t), \qquad (32.10a)$$

де $\lambda = \lambda'/m$; $\omega_0^2 = c/m$.

Розв'язуючи рівняння (32.10) та враховуючи взаємозв'язок між поляризацією та електричним полем, можна одержати вираз для комплексної діелектричної проникності у вигляді:

$$\varepsilon^* = \varepsilon' - i\varepsilon'' = \varepsilon_\infty + \frac{\Delta\varepsilon}{1-\left(\frac{\omega}{\omega_0}\right)^2 + i\Gamma\frac{\omega}{\omega_0}}, \qquad (32.11)$$

де $\Delta\varepsilon = nq^2/\omega_0^2 m$ - діелектрична сила осцилятора; $\Gamma = 2\pi/\omega_0$ - відносне загасання. Вираз (32.11), який називають рівнянням Друде - Лоренца, описує резонансний спектр.

Для аналізу частотної залежності ε′ і ε″ у рівнянні (32.11) необхідно виділити дійсну й уявну частини комплексної діелектричної проникності:

$$\varepsilon'(\omega) = \varepsilon_\infty + \frac{\Delta\varepsilon\left(1-\left(\frac{\omega}{\omega_0}\right)^2\right)}{\left(1-\left(\frac{\omega}{\omega_0}\right)^2\right)^2 + \Gamma^2\left(\frac{\omega}{\omega_0}\right)^2}, \qquad (32.12)$$

$$\varepsilon''(\omega) = \frac{\Delta\varepsilon\Gamma\frac{\omega}{\omega_0}}{\left(1-\left(\frac{\omega}{\omega_0}\right)^2\right)^2 + \Gamma^2\left(\frac{\omega}{\omega_0}\right)^2}. \qquad (32.13)$$

Схематично залежності ε′(ω) і ε″(ω) у випадку резонансної дисперсії представлені на рис. 32.3,*б*. Як випливає з одержаних формул (32.12) і (32.13), а також із рис. 32.3,*б*, ε″(ω) > 0 при довільному значенні частоти, у той час як величина ε′(ω) може бути як додатною, так і від'ємною. При резонансній дисперсії, окрім того, існує область частот, де dε′/dω > 0. Розмитість резонансного спектра визначається коефіцієнтом загасання Г, при достатньо великих значеннях якого величина ε′ завжди додатна і залежність ε′(ω) подібна до релаксаційної дисперсії. Досліджуючи екстремуми й особливі точки функції $\varepsilon^*(\omega)$ (рис. 32.3,*б*) при умові слабкого затухання, можна одержати такі співвідношення:

$$\omega_{1,2} = \omega_0\sqrt{1 \mp \Gamma}; \qquad \varepsilon'_{max,min} = \varepsilon_\infty \pm \frac{\Delta\varepsilon}{(2 \mp \Gamma)\Gamma};$$

$$\omega_4 \approx \omega_0\sqrt{1 + \frac{\Gamma^2}{2}}; \qquad \omega_5 \approx \omega_0\sqrt{1 + \frac{\Delta\varepsilon}{\varepsilon_\infty} - \frac{\Gamma^2}{2}}; \qquad (32.14)$$

$$\omega_3 = \omega_6 = \omega_0; \qquad \frac{\Delta\omega}{\omega} \approx \Gamma.$$

Методика досліджень

Взаємодію електромагнітного випромінювання з речовиною можна описати за допомогою рівнянь Максвелла. в які входять феноменологічні параметри: діелектрична ε та магнітна μ проникності, провідність δ, які характеризують відповідно відгук системи на дію електричного і магнітного полів, а також втрати електромагнітної енергії в речовині. Вимірювання цих параметрів може базуватись на вивченні зміни характеристик електромагнітного поля при взаємодії з речовиною. Для немагнітних матеріалів μ = 1, а комплексна діелектрична проникність ε^* зв'язана з вказаними вище феноменологічними параметрами співвідношенням

$$\varepsilon^* = \varepsilon' - i\varepsilon'' = \varepsilon' - i\sigma/\omega\varepsilon_0, \qquad (32.15)$$

де ω - циклічна частота електромагнітного поля. Діелектричні властивості речовини часто характеризують тангенсом кута діелектричних втрат tgδ, який рівний відношенню уявної до дійсної частини комплексної діелектричної проникності:

$$\mathrm{tg}\delta = \frac{\varepsilon''}{\varepsilon'} = \frac{\sigma}{\varepsilon'\varepsilon_0\omega}, \qquad (32.16)$$

або оберненої до tgδ величини Q = 1/tgδ, яка дістала назву добротності. Враховуючи (32.16),

$$\varepsilon^* = \varepsilon'(1 - i\mathrm{tg}\delta) = \varepsilon'(1 - i/Q).$$

Відмітимо, що в анізотропних середовищах, до яких належить більшість монокристалів, ε і σ є тензорами другого рангу.

Методи вимірювання складових ε^* можна класифікувати залежно від діапазону частот, в якому ці вимірювання проводяться. В оптичному та надвисокочастотному (НВЧ) діапазонах використовують методи, що базуються на вимірюванні коефіцієнтів відбивання та пропускання електромагнітних хвиль або вивченні поля стоячої хвилі в досліджуваному матеріалі. Крім цього, застосовуються резонансні, калориметричні та пондеромоторні методи. Спільною перевагою цих методів є те, що відсутня необхідність представлення досліджуваного зразка у вигляді еквівалентної схеми заміщення, що виключає методичну похибку вимірювань. Крім цього, кожен метод має свої специфічні переваги і недоліки.

При вимірюваннях на частотах, менших 10^8 Гц, вплив речовини на електромагнітне поле вивчається при розміщенні діелектрика між обкладками вимірювального конденсатора. В цьому випадку досліджуваний зразок представляється еквівалентною схемою заміщення (рис. 32.5,*а*). Діелектричні втрати в цій схемі визначаються еквівалентним опором R_x, що справедливо при малих втратах і не дуже високій частоті. Ємність C_x називається активною (або робочою) ємністю вимірного конденсатора, у той час як ємності C_1 і C_2 є в загальному випадку паразитними. Ємність C_1 обумовлена полями розсіювання, тобто крайовими полями конденсатора і ємністю між струмопідвідними провідниками, а ємність C_2 враховує ємність щілин між зразком діелектрика та обкладками конденсатора. Еквівалентна індуктивність являє собою індуктивність проводів, за допомогою яких конденсатор під'єднується у вимірну схему. При певних умовах (контакти щільно прилягають до зразка, тобто $C_2 \to \infty$, а величинами C_1 і L можна знехтувати, що можливо при невисоких частотах) еквівалентна схема значно спрощується. В цьому випадку зразок замінюється еквівалентною схемою заміщення, яка складається з паралельно або послідовно з'єднаних ємності C_x і активного опору R_x (рис. 32.5,*б,в*).



Рис. 32.5. Основна *(а)* і спрощені - паралельна *(б)* і послідовна *(в)* еквівалентні схеми заміщення діелектрика.

Заміна реального діелектрика з розподіленою по об'єму ємністю і провідністю елементами R_x і C_x вносить у вимірювання принципову методичну похибку, аналітичне врахування якої неможливе. На рис. 32.6 показані векторні діаграми струмів і напруг для двох найпростіших схем заміщення.

Повний комплексний опір для паралельної схеми заміщення

$$Z_x = \frac{R_x}{1+(\omega R_x C_x)^2} - i\frac{\omega R_x C_x}{1+(\omega R_x C_x)^2}. \qquad (32.17)$$

Для послідовної схеми заміщення

$$Z'_x = R'_x - i\frac{1}{\omega C'_x}. \qquad (32.18)$$

Оскільки обидві схеми заміщення описують один і той же реальний діелектрик у вимірному конденсаторі, то повинна виконуватись рівність

$$Z_x = Z'_x, \tag{32.19}$$

звідки легко одержати формулу перерахунку параметрів при переході від однієї до іншої схеми заміщення:

$$\begin{aligned} C'_x &= C_x(1+\mathrm{tg}^2\delta) = C_x \sec^2\delta; \\ R'_x &= \frac{R_x \mathrm{tg}\delta}{1+\mathrm{tg}^2\delta} = R_x \,\mathrm{cosec}^2\delta. \end{aligned} \tag{32.20}$$

Тут враховано, що

$$\mathrm{tg}\delta = \frac{1}{\omega R_x C_x} = \omega R'_x C'_x. \tag{32.21}$$

З наведених формул (32.20) і (32.21) видно, що поняття ємності зразка має зміст тільки при умові малості діелектричних втрат.

В області низьких частот ($f = \omega/2\pi \le 10^4$ Гц) найбільш широке застосування знайшли місткові методи вимірювань параметрів R_x і C_x. У радіочастотному ж діапазоні (10^4 Гц $< f < 10^8$ Гц) в основному використовуються резонансні методи. Основна ідея резонансних методів заключається в спостереженні резонансних кривих коливного контура, в який введено зразок досліджуваного матеріалу. Вивчення резонансних кривих до і після внесення діелектрика у вимірний конденсатор дозволяє за добротністю контура і його резонансною частотою визначити як дійсну, так і уявну частини діелектричної проникності зразка.



а) *б)*

Рис. 32.6. Векторна діаграма струмів і напруг для паралельної *(а)* і послідовної *(б)* схем заміщення.

Розглянемо принцип вимірювань еквівалентних параметрів R_x і C_x діелектрика за допомогою вимірювачів добротності - Q-метрів (серійні прилади цього типу: ВМ 560 фірми TESLA, Е9-4). Більша частина вимірювань, які проводяться Q-метром, ґрунтується на резонансних властивостях контурів.



Рис. 32.7. Принципова схема Q-метра: 1 - генератор, 2 - вольтметр рівня, 3 - вольтметр - індикатор резонансу.

Основою Q-метра є послідовний коливний контур, який містить змінний зразковий конденсатор С і зразкову котушку індуктивності L (рис. 32.7). Опір r враховує загальні втрати енергії в контурі. Досліджуваний двополюсник C_x, R_x підключається паралельно до зразкового конденсатора С. Для роботи електронного вольтметра 3, який вимірює напругу на конденсаторі, необхідна резонансна напруга порядку одиниць вольт, відповідно, від генератора 1 в контур з добротністю порядку 100 необхідно ввести напругу близько 0,01 В. Ця напруга вводиться в контур через трансформатор зв'язку і контролюється вольтметром рівня 2. Конструкція трансформатора виконана таким чином, щоб опір, який вноситься ним в контур, був нехтовно малим.

Знайдемо умови, при яких напруга U на конденсаторі буде максимальною. За законом Ома

$$U = \frac{E\frac{1}{i\omega C}}{r + i\omega L + \frac{1}{i\omega C}} = \frac{E}{(1 - \omega^2 LC) + i\omega Cr}. \qquad (32.22)$$

Переходячи до модуля, знайдемо

$$U = \frac{E}{\sqrt{(1 - \omega^2 LC)^2 + \omega^2 C^2 r^2}}. \qquad (32.23)$$

Найбільша напруга на контурі буде в тому випадку, коли знаменник виразу (32.23) стане мінімальним. Ця умова виконується при ємності

$$C_{min} = \frac{L}{r^2 + \omega^2 L^2}. \qquad (32.24)$$

Враховуючи вираз (32.24), найбільша напруга на конденсаторі

$$U_{max} = E\sqrt{Q^2 + 1}, \qquad (32.25)$$

де

$$Q = \omega L/r \qquad (32.26)$$

- добротність контура. Якщо у виразі (32.25) під коренем знехтувати одиницею, то добротність контура може бути визначена за формулою

$$Q = U_{max}/E \qquad (32.27)$$

з похибкою, меншою 0,5% при $Q > 10$. Таким чином, шкала електронного вольтметра - індикатора резонансу 3 може бути проградуйована безпосередньо в одиницях значень добротності. Частота, якій відповідає найбільша напруга U_{max}, визначається виразом

$$\omega_{max} = \sqrt{\frac{1}{LC} - \frac{r^2}{L^2}}. \qquad (32.28)$$

У контурів з $Q \geq 10$ відмінність між ω_{max} та $\omega_0 = \sqrt{1/LC}$ не перевищує 1%.

При підключенні невідомого конденсатора C_x паралельно до зразкового вимірного конденсатора С ємність, яка включена в контур. збільшиться. Отже, при незмінній частоті для відновлення резонансу ємність зразкового вимірного конденсатора необхідно зменшити на величину C_x, причому

$$C_x = C_1 - C_2, \qquad (32.29)$$

де C_1 і C_2 - ємності зразкового вимірного конденсатора при резонансі до і після включення досліджуваного конденсатора C_x в контур відповідно. Необхідно відмітити, що загальна ємність контура складається. крім С та C_x, ще і з паразитних ємностей підвідних проводів, монтажу та власної ємності котушки індуктивності, які на рис. 32.7 позначені C_0. Враховуючи умову резонансу $\omega L = 1/\omega C_k$, де $C_k = C_1 + C_0$, а також формулу (32.26), одержимо, що

$$\frac{1}{Q_1} = \frac{r}{\omega L} = \omega r C_k = \omega r(C_1 + C_0). \qquad (32.30)$$

Припустимо, що зменшення добротності контура, в якому знаходиться конденсатор C_x з діелектриком, обумовлено збільшенням опору на величину R'_x. Тоді

$$\frac{1}{Q_2} = \frac{r + R'_x}{\omega L} = \frac{1}{Q_1} + R'_x\omega(C_1 + C_0). \qquad (32.31)$$

З формул (32.30) і (32.31) одержимо

$$R'_x = \frac{1}{\omega(C_1 + C_0)}\left(\frac{1}{Q_2} - \frac{1}{Q_1}\right) = \frac{1}{\omega(C_1 + C_0)}\frac{Q_1 - Q_2}{Q_1 Q_2}. \qquad (32.32)$$

Враховуючи формули перерахунку параметрів різних схем заміщення (32.20), а також умову $tg\delta << 1$, можна одержати наближену формулу для обчислення опору паралельної схеми заміщення:

$$R_x \approx \frac{Q_1 Q_2}{(Q_1 - Q_2)}\frac{1}{\omega(C_1 + C_0)}. \qquad (32.33)$$

Враховуючи (32.33), тангенс кута діелектричних втрат діелектрика

$$tg\delta = \frac{1}{\omega R_x C_x} = \frac{C_1 + C_0}{C_x}\left(\frac{1}{Q_2} - \frac{1}{Q_1}\right) = \frac{C_1 + C_0}{C_1 - C_2}\left(\frac{1}{Q_2} - \frac{1}{Q_1}\right). \qquad (32.34)$$

Вирази (32.29) та (32.34) є робочими формулами для обчислення значень параметрів еквівалентних схем заміщення діелектрика.

Методика визначення величини ємності C_0 базується на використанні формули (32.28), з якої:

$$1/f^2 = 4\pi^2 L(C_1 + C_0). \qquad (32.35)$$

Отже, графік залежності $1/f^2$ від C_1 є прямою лінією, яка відсікає на осі абсцис відрізок C_0 і на осі ординат $1/f_0^2$ (рис. 32.8).

Графічне визначення C_0 може вносити додаткові похибки, зв'язані з неточностями побудови. Тому, записуючи співвідношення (32.35) для двох значень резонансних частот f' і f'' і відповідно ємностей C_1' та C_1'', після перетворень одержимо:

$$C_0 = \frac{C_1' - n^2 C_1''}{n^2 - 1}; \quad n = \frac{f''}{f'}. \qquad (32.36)$$

Для зручності розрахунків відношення частот n вибирають рівним, наприклад, 0,5.

Методика визначення параметрів діелектрика така. За допомогою Q-метра вимірюють ємності вимірного конденсатора, заповненого досліджуваним діелектриком, C_x і без нього C_{x0}. Шукана діелектрична проникність визначається як відношення цих двох ємностей

$$\varepsilon = C_x/C_{x0}. \qquad (32.37)$$

Величина C_{x0} може бути також розрахована теоретично, виходячи з геометричних розмірів конденсатора. У випадку плоского конденсатора

$$C_{x0} = \frac{\varepsilon_0 S}{d}, \qquad (32.38)$$

де S - площа пластин; d - відстань між ними; $\varepsilon_0 = 8{,}85 \cdot 10^{-12}$ Ф/м.



Рис. 32.8. До визначення власної ємності котушки і монтажу.

Для знаходження тангенса кута втрат матеріалу необхідно виміряти добротність контура з досліджуваним матеріалом і без нього та скористатись формулою (32.34).

Завдання до лабораторної роботи

Завдання 1. Підготовка Q-метра до роботи та визначення власної ємності котушки індуктивності.

1.1. Ввімкнути Q-метр і після 15 - 20-хвилинного прогріву провести його калібрування, для чого:

- встановити перемикачем "ЧАСТОТА" необхідний піддіапазон частоти, підключити до клем відповідну котушку індуктивності та підібрати ручкою "ЧАСТОТА" вимірювальну частоту;

- встановити перемикач "Q - ΔQ" в положення "Q", натиснути кнопку "КАЛІБРУВАННЯ QV", стрілку вимірного приладу (індикатора рівня 2 по схемі рис. 32.7) виставити точно на риску V, відпустити кнопку "КАЛІБРУВАННЯ QV".

1.2. Визначити власну ємність котушки індуктивності, для чого:

- встановити ручкою "ЄМНІСТЬ pF" ємність вимірного конденсатора поблизу максимальних значень і відмітити значення ємності C_1'';

- налаштувати контур у резонанс ручкою "ЧАСТОТА", відмітити частоту резонансу f″;

- встановити ручкою "ЧАСТОТА" частоту $f' = 2 f''$ і відкалібрувати прилад;

- налаштувати контур у резонанс ручкою "ЄМНІСТЬ pF" і відмітити значення C_1' по шкалі ємності вимірного конденсатора;

- визначити за формулою

$$C_0 = \frac{C_1'' - 4C_1'}{3} \qquad (32.39)$$

власну ємність котушки індуктивності.

1.3. Визначити ємність C_0 графічним методом, для чого:

- виконати пункт 1.2 для різних значень частот f′;
- побудувати графік залежності $1/f^2$ від C_1;
- апроксимацією залежності $1/f^2$ від C_1 до перетину з віссю абсцис визначити значення ємності C_0 (рис. 32.8).

Завдання 2. Вивчення частотної залежності ємності та тангенса кута втрат досліджуваного двополюсника.

2.1. Для вибраної частоти провести калібрування Q-метра згідно з п. 1.1.

2.2. Зміною ємності вимірного конденсатора налаштувати вимірний контур у резонанс і відмітити одержані величини Q_1 і C_1.

2.3. Під'єднати досліджуваний двополюсник паралельно до вимірного конденсатора (підключити його до клем C_x).

2.4. Ручкою "ЄМНІСТЬ pF" налаштувати контур у резонанс і відмітити нові значення Q_2 і C_2.

2.5. Розрахувати величини ємності, опору та тангенса кута втрат досліджуваного двополюсника за формулами (32.29), (32.33) та (32.34).

2.6. Ручкою "ЧАСТОТА" та перемикачем "ЧАСТОТА" змінити частоту вимірювань, при цьому, якщо необхідно, замінити котушку індуктивності. Виконати вимірювання на новій частоті згідно з пунктами 2.1 - 2.4.

Завдання 3. Аналіз спектрів діелектричної проникності.

3.1. Виміряти геометричні розміри досліджуваного діелектрика з нанесеними контактами, за формулою (32.38) обчислити C_{x0}. Для кожної частоти за формулою (32.37) розрахувати значення ε.

3.2. Побудувати залежності складових комплексної діелектричної проникності і тангенса кута втрат досліджуваного діелектрика від частоти f. Визначити глибину дисперсії Δε та по максимуму tgδ - середню частоту дисперсії ε_0.

3.3. У випадку резонансної дисперсії визначити за формулами (32.14) характерні частоти діелектричного спектра та величину коефіцієнта загасання Г.

3.4. У випадку релаксаційної дисперсії побудувати діаграми Коула - Коула, визначити параметр α розподілу релаксаторів.

3.5. З використанням одержаних параметрів ($\Delta\varepsilon$; ω_0; $\tau = 2\pi/\omega_0$, α; Г) за формулами (32.7), (32.8), (32.12), (32.13) розрахувати та побудувати теоретичні діелектричні спектри і порівняти їх з експериментальними. Проаналізувати можливі причини розбіжності результатів розрахунку і експериментальних даних.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з блок-схемою установки і оцінкою похибок вимірювань;

- експериментальні та розраховані графіки залежностей $C_x(f)$, $R_x(f)$, $\varepsilon'(f)$, $\varepsilon''(f)$, $tg\delta(f)$, діаграми Коула - Коула;

- висновки щодо характеру дослідженого діелектричного спектра та його основних параметрів ($\Delta\varepsilon$; ω_0; τ; α; Г).

Контрольні запитання

1. Назвіть та охарактеризуйте основні механізми поляризації в діелектриках.
2. Запишіть і поясніть вирази, якими описуються пружна і теплова поляризації.
3. Поясніть основні схеми заміщення діелектрика в радіочастотному діапазоні і побудуйте для них векторні діаграми.
4. Поясніть принцип роботи Q-метра.
5. Як за експериментальними результатами визначити параметр розподілу релаксаторів та коефіцієнт загасання осциляторів?

33. ДІЕЛЕКТРИЧНИЙ ГІСТЕРЕЗИС У СЕГНЕТОЕЛЕКТРИЧНИХ КРИСТАЛАХ

Мета роботи: дослідження та визначення параметрів процесу переполяризації в сегнетоелектричних кристалах методом спостереження петель діелектричного гістерезису (метод Сойера - Тауера).

Теоретичні відомості

Сегнетоелектрики - це в основному діелектричні кристали, які мають в деякій області температур *спонтанну поляризацію*, напрям якої може бути змінений зовнішнім електричним полем. Виникнення спонтанної поляризації пов'язане зі структурним фазовим перетворенням, тобто зі зміною симетрії кристалічної ґратки. Розглянемо більш прості для аналізу сегнетоелектричні фазові переходи другого роду, при яких перебудова кристалічної структури, що приводить до виникнення поляризації, відбувається неперервним чином. У цьому випадку при кожній температурі можна вказати, в якій із двох фаз знаходиться кристал, а симетрія кристала стрибком змінюється в точці фазового переходу.

Зміна симетрії при фазових переходах другого роду може бути обумовлена як зміщенням, так і впорядкуванням атомів або інших структурних одиниць у кристалічній ґратці. Термодинамічна (або феноменологічна) теорія фазових переходів другого роду була розвинута Л. Д. Ландау. Вона ґрунтується на припущенні, що низькосиметрична полярна фаза може бути описана як наслідок слабкої деформації (або впорядкування) високосиметричної неполярної фази кристала. Для характеристики ступеня зміни структури нижче температури фазового перетворення Ландау ввів параметр переходу η, названий ним *параметром порядку*. Для переходів *типу впорядкування* $\eta = (N_1 - N_2)/(N_1 + N_2)$, де N_1 та N_2 - число структурних одиниць, що знаходяться в кожній з двох еквівалентних позицій кристалічної ґратки. У випадку переходу *типу зміщення* η має зміст величини відносного зміщення атомів у низькосиметричній фазі від їх позицій у високосиметричній фазі. В обох випадках вище температури переходу $\eta = 0$. В загальному випадку для сегнетоелектричних фазових переходів під η можна розуміти дипольний момент p_i комірки або спонтанну поляризацію одиниці об'єму кристала:

$$P = \frac{1}{V}\sum_{V} p_i.$$

У термодинамічній теорії фазових переходів використовується поняття *термодинамічного потенціалу* Ф одиниці об'єму кристала, який залежить від зовнішніх термодинамічних параметрів - температури, тиску, зовнішніх полів: $\Phi = \Phi(p,T,E,...)$. Додатковим термодинамічним параметром будемо вважати параметр порядку η: $\Phi = \Phi(p,T,E,\eta)$. Тоді, вважаючи, що параметр η малий, термодинамічний потенціал в околі температури фазового

переходу T_0 може бути розкладений в ряд за степенями η, або у випадку сегнетоелектричного переходу - поляризації P:

$$\Phi(p,T,E,P) = \Phi_0(p,T,E) + AP + \frac{\alpha}{2}P^2 + BP^3 + \frac{\beta}{4}P^4 + \ldots . \qquad (33.1)$$

Тут $\Phi_0(p,T,E)$ відповідає термодинамічному потенціалу високосиметричної фази (де $P = 0$); A, α, B, β - функції температури, тиску та інших параметрів.

Розклад у ряд обмежимо членом четвертого порядку. Включення в розклад членів ще вищого порядку вимагає одночасного врахування всіх інших членів цього ж порядку малості. В той же час основні властивості переходів другого роду можна описати, обмежуючись розкладом (33.1). Важливою умовою, що накладається на вигляд розкладу термодинамічного потенціалу, є вимога його інваріантності відносно групи симетрії високосиметричної фази. Це означає, що всі операції симетрії, які включає точкова група кристалічної гратки цієї фази, не можуть змінювати величину Ф. Зокрема, оскільки Ф не може залежати від напрямку поляризації в кристалі, розклад (33.1) не може містити P в непарних степенях, отже $A = B = 0$.

У невпорядкованій фазі ($T > T_0$) мінімуму термодинамічного потенціалу відповідає значення $P = 0$, а це можливе при умові $\alpha > 0$ і $\beta > 0$. Нижче температури переходу стійкий стан кристала з $P \neq 0$, що реалізується при $\alpha < 0$ і $\beta > 0$. Отже, в самій точці фазового переходу $\alpha = 0$. У першому наближенні можна вважати, що коефіцієнт α має вказані властивості, якщо його температурна залежність задається виразом:

$$\alpha(T) = \alpha_0(T - T_0), \qquad (33.2)$$

який є першим порядком розкладу α по температурі в околі T_0. Будемо вважати коефіцієнт β слабо змінним з температурою. Тоді термодинамічний потенціал кристала із сегнетоелектричним фазовим переходом другого роду у відсутності електричних і механічних полів може бути представлений у вигляді:

$$\Phi = \Phi_0 + \frac{\alpha_0}{2}(T - T_0)P^2 + \frac{\beta}{4}P^4. \qquad (33.3)$$

Таким чином, дві величини - T і P є параметрами даного модельного термодинамічного потенціалу Ф. Якщо всі розглядувані процеси є термодинамічно рівноважними, кожній температурі T відповідає деяке рівноважне значення параметра порядку P_0, при якому потенціал Ф є мінімальним. Умовами мінімуму термодинамічного потенціалу є:

$$\frac{\partial\Phi}{\partial P} = 0, \qquad (33.4)$$

$$\frac{\partial^2\Phi}{\partial P^2} > 0. \qquad (33.5)$$

З умови (33.4) з урахуванням (33.3) одержимо:

$$P = 0 \qquad \text{при } T > T_0, \tag{33.6а}$$

$$P = \pm\left[-\frac{\alpha_0(T - T_0)}{\beta}\right]^{1/2} \qquad \text{при } T < T_0. \tag{33.6б}$$

Розглянемо поведінку сегнетоелектричного кристала в електричному полі. Нехай пластинку, вирізану із сегнетоелектричного кристала перпендикулярно до полярної осі, розміщено між обкладками конденсатора. Якщо до обкладок конденсатора прикладено напругу, яка в кристалі створює однорідне поле напруженістю E, то термодинамічний потенціал одиниці об'єму кристала може бути представлений так:

$$\Phi = \Phi_0 + \frac{\alpha_0}{2}(T - T_0)P^2 + \frac{\beta}{4}P^4 - EP. \tag{33.7}$$

Умова рівноваги (33.4) приводить до рівняння зв'язку поляризації одновісного сегнетоелектричного кристала із зовнішнім електричним полем:

$$E = \alpha_0(T - T_0)P + \beta P^3. \tag{33.8}$$

Рівняння (33.8) являє собою електричне рівняння стану сегнетоелектричного кристала і дозволяє проаналізувати його поведінку в зовнішньому полі вище і нижче температури фазового переходу. Графічно залежність P від E представлена на рис. 33.1.

Вище температури переходу має місце нелінійна залежність індукованої поляризації від зовнішнього електричного поля. При наближенні до T_0 нелінійність буде проявлятись при все менших значеннях поля, і в самій точці переходу ($T = T_0$) лінійний член у рівнянні (33.8) відсутній. Нагадаємо, що у звичайних діелектриках нелінійність поляризації проявляється при полях, близьких до значень поля пробою.

У сегнетоелектричній фазі при наявності електричного поля поляризація рівна сумі спонтанної та індукованої. Оскільки лінійний член у рівнянні (33.8) стає від'ємним, з'являється область значень E і P, які відповідають нестійкому стану. При $E = 0$ поляризація не зменшується до нуля, як це має місце в параелектричній фазі, а стає рівною спонтанній поляризації при даній температурі. При неперервній зміні величини і знаку поля залежність P(E) відображається кривою CBB′D при зміні поля в одну сторону і DAA′C - в іншу, окреслюючи характерну для сегнетоелектриків петлю гістерезису.

Значення поляризації P_1, при якому відбувається стрибкоподібна зміна поляризації, минаючи область нестійких станів (лінії AA′, BB′), визначається з умови

$$\frac{\partial E}{\partial P} = \alpha_0(T - T_0) + 3\beta P^2 = 0, \tag{33.9}$$

тобто

$$P_1 = \pm\left[-\frac{\alpha_0(T - T_0)}{3\beta}\right]^{1/2}. \tag{33.10}$$



а) *б)*

Рис. 33.1. Залежність поляризації P від напруженості електричного поля E в сегнетоелектричному кристалі *(а)* та петлі переполяризації при різних значеннях амплітуди поля *(б)*.

Підставляючи (33.10) у (33.8), одержуємо електричне поле. необхідне для зміни напрямку спонтанної поляризації кристала, - *коерцитивне поле* E_k:

$$E_k = \pm\frac{3}{4}\beta\left[\frac{\alpha_0(T-T_0)}{3\beta}\right]^{3/2}. \qquad (33.11)$$

В матеріалах, які одночасно є сегнетоелектриками і *сегнетоеластиками* і в яких ці ефекти зв'язані, повне або часткове перемикання поляризації може проходити під дією не електричного поля, а механічної напруги, так що можливе спостереження петель гістерезису на залежності поляризації від механічної напруги, подібних петлям гістерезису P(E).

Слід відмітити, що співвідношення (33.11) правильне тільки у випадку. коли зміна спонтанної поляризації проходить одночасно в усьому об'ємі кристала. В дійсності реальний кристал, як правило, неоднорідно поляризований і зміна напрямку вектора поляризації кристала здійснюється поступово шляхом перебудови його доменної структури. Тому висновки термодинамічної теорії, які відносяться до значень коерцитивного поля і поведінки кристала в полярній фазі в сильних електричних полях, не претендують на кількісні оцінки і носять якісний характер.

Методика досліджень

У даній роботі для дослідження петель поляризації використовується метод Сойера - Тауера. З кристала вирізається пластина, перпендикулярна до напрямку полярної осі, і на її великі площини вакуумним напиленням наносяться

металічні електроди. Такий конденсатор C_x включається послідовно з еталонним конденсатором C_0 (рис. 33.2), ємність якого $C_0 >> C_x$. До послідовно з'єднаних конденсаторів підводиться напруга U від генератора інфранизьких і низьких частот або понижуючого трансформатора 1. Оскільки $C_0 >> C_x$, то напруга, прикладена до C_0 і C_x, падає в основному на конденсаторі C_x, і тому заряд на обкладках сегнетоелектричного конденсатора, а отже, і на C_0 можна представити у вигляді суми трьох складових:

$$Q(U) = P(U) \cdot S + C_x \cdot U + \int \frac{U}{R_x} dt. \qquad (33.12)$$

Перший член у (33.12) описує вклад, обумовлений спонтанною нелінійною поляризацією, а другий і третій члени відповідають лінійній ємності і провідності зразка (S - площа електродів). Аналіз виразу (33.12) показує, що провідність $1/R_x$ і ємність C_x викликають відповідно розширення петлі і зміну нахилу її прямолінійних ділянок. Якщо допустити, що напруга на зразку змінюється за законом $U = U_0 \sin\omega t$, то для Q(U) можна одержати:

$$Q(U) = S \cdot P(U) + U_0 (C_x \sin \omega t - \frac{1}{\omega R_x} \cos \omega t),$$

або

$$Q(U) = S \cdot P(U) + \frac{C_x}{\cos \varphi} U_0 \sin(\omega t - \varphi), \qquad (33.13)$$

де

$$tg\varphi = \frac{1}{\omega R_x C_x}.$$



Рис. 33.2. Схема для спостереження петель діелектричного гістерезису:
1 - низькочастотний генератор або понижуючий трансформатор, 2 - повторювач напруги, 3 - підсилювач, 4 - двокоординатний реєстратор або осцилограф, 5 - термостат, 6 - термопара, 7 - мілівольтметр.

При дослідженні класичних сегнетоелектриків (типу ТГС, $BaTiO_3$ та ін.), омічний опір яких значний, петлі гістерезису за рахунок C_x і R_x не дуже спотворені і другим доданком у (33.13) можна знехтувати. В сегнетоелектриках-напівпровідниках спотворення за рахунок значної провідності суттєві, особливо в області високих температур. Тому визначення спонтанної поляризації P_s апроксимацією вітки петлі гістерезису на вісь ординат може призвести до методичних похибок.

Різниця потенціалів $U_{C_0} = Q/C_0$, яка знімається з еталонного конденсатора після повторювача напруги 2 з високим вхідним опором на базі польового транзистора і підсилювача 3, подається на вхід Y реєстратора 4. Як реєструючий прилад може використовуватись двокоординатний самописець або електронний осцилограф. На вхід X реєстратора подається напруга з подільника напруги, зібраного на базі резисторів R_1 і R_2. Очевидно, що

$$U_y = K_1 \cdot K_2 \cdot U_{C_0} = K_1 \cdot K_2 \frac{PS}{C_0}, \qquad (33.14)$$

$$U_x = \frac{R_2}{R_1 + R_2} U = \frac{R_2}{R_1 + R_2} E \cdot d.$$

де d - товщина сегнетоелектричної пластини; E - напруженість електричного поля в ній; K_1, K_2 - коефіцієнти передачі повторювача напруги і підсилювача відповідно. З (33.14) одержуємо:

$$P = \frac{U_y C}{K_1 K_2 S}, \quad E = \frac{U_x (R_1 + R_2)}{R_2 d}. \qquad (33.15)$$

Вирази (33.15) є робочими формулами для кількісних розрахунків величини поляризації і електричного поля по кривих $U_y(U_x)$, одержаних на X-Y-реєстраторі.

Для дослідження температурних залежностей параметрів петлі поляризації сегнетоелектричний зразок розміщується в термостаті 5, температура в якому регулюється від кімнатної (290 К) до 380 К і вимірюється за допомогою термопари 6 і мілівольтметра 7.

Завдання до лабораторної роботи

Завдання 1. Визначення амплітудної залежності ефективної діелектричної проникності.

1.1. Одержати на двокоординатному самописці або зняти на кальку з екрана осцилографа серію петель діелектричного гістерезису в електричних полях з амплітудою від 0 до 100 В (напруженість електричного поля в кристалі 0 - 10^5 В/м).

1.2. По вершинах петель встановити залежність максимальної поляризації P_m від амплітуди напруженості електричного поля E_m (врахувати, що $U_m = \sqrt{2}U$).

1.3. Використовуючи співвідношення

$$\varepsilon_{ЕФ} = \frac{P_m}{\varepsilon_0 E_m},$$

де $\varepsilon_0 = 8{,}85 \cdot 10^{-12}$ Ф/м - електрична постійна, побудувати залежність величини ефективної діелектричної проникності від напруженості електричного поля.

1.4. Виконати вказані в п. 1.1 - 1.3 завдання при кількох фіксованих температурах у межах 293 - 320 К.

Завдання 2. Дослідження температурної залежності спонтанної поляризації та коерцитивного поля.

2.1. По кривих P(E) при максимальній амплітуді електричного поля апроксимацією віток петлі гістерезису на вісь ординат визначити спонтанну поляризацію P_s та по перетину петлі з віссю абсцис - коерцитивне поле E_k. Вказані вимірювання провести при різних температурах в інтервалі 290 - 340 К.

2.2. Побудувати залежність спонтанної поляризації від температури в координатах P_s від T та P_s^2 від T, визначивши T_0 апроксимацією залежності $P_s^2(T)$ до $P_s^2 = 0$. Побудувати залежність $E_k(T)$.

Завдання 3. Побудова термодинамічного потенціалу кристала ТГС.

3.1. Враховуючи, що для досліджуваних кристалів ТГС коефіцієнт α_0 становить $5 \cdot 10^8$ м/Ф·К. визначити по кутовому нахилу залежності $P_s^2(T_0 - T)$ з врахуванням формули (33.6) коефіцієнт термодинамічного розкладу β.

3.2. Використовуючи знайдені значення T_0, β та α_0. за формулою (33.3) розрахувати і побудувати залежності $\Phi - \Phi_0$ від поляризації P при температурах $(T_0 - 2$ К). T_0 і $(T_0 + 2$ К).

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з блок-схемою установки з вказанням конкретних характеристик вимірних приладів і оцінкою похибок вимірювань;
- експериментальні графіки залежностей $\varepsilon_{ЕФ}(E)$ при різних температурах, залежності $P_s(T)$, $E_k(T)$, $P_s^2(T)$, $\Phi(T)$ та їх аналіз;
- висновки щодо характеру (типу) фазового переходу в досліджуваному кристалі та його основні фізичні параметри (T_0, P_0, E_k) при кімнатній температурі.

Контрольні запитання

1. Запишіть вираз для термодинамічного потенціалу в околі фазового переходу другого роду за теорією Ландау і виразіть з нього поляризацію.
2. Поясніть процеси зміни доменної структури сегнетоелектричного кристала при його переполяризації.
3. У чому полягає вимірювання поляризації методом Сойера - Тауера?
4. Як з експериментальної петлі поляризації визначити початкову, ефективну та диференціальну діелектричну проникність?
5. Як визначити з петлі діелектричного гістерезису коерцитивне поле, індуковану і спонтанну поляризацію?

34. ПЕРЕМИКАННЯ ПОЛЯРИЗАЦІЇ В СЕГНЕТОЕЛЕКТРИЧНИХ КРИСТАЛАХ

Мета роботи: дослідження та визначення основних параметрів процесу перемикання поляризації методом спостереження струмів переполяризації (метод Мерца).

Теоретичні відомості

Можливість зміни напрямку вектора спонтанної поляризації P_s під дією електричного поля E - найважливіша властивість сегнетоелектричних матеріалів. Вона проявляється в гістерезисній залежності поляризації в змінному електричному полі. Однак при дослідженні механізмів переполяризації цінну інформацію дають спостереження перемикання не в плавно змінних синусоїдальних полях, а в імпульсних полях з крутими фронтами наростання напруги (прямокутні імпульси). По-перше, в цьому випадку одержані результати знаходять більш просту інтерпретацію, оскільки протягом одного імпульсу процес протікає при "постійному" полі. По-друге, в багатьох практичних пристроях сегнетоелектричні матеріали використовуються саме в режимі прикладання прямокутних імпульсів великої амплітуди.

Феноменологічна теорія процесів переполяризації досить складна і розглядає такі можливі етапи і механізми:

- утворення зародку з новим напрямком вектора P_s;
- ріст зародку в напрямку прикладеного поля E;
- бокове розширення зародків, їх злиття (коалесценція) і встановлення однорідно поляризованого стану в цілому зразку.

В першому наближенні можна вважати, що час перемикання t_s (час, за який проходить зміна спонтанної поляризації від $-P_s$ до $+P_s$, або навпаки) рівний сумі часів зародкоутворення t_1 і проростання зародку вздовж всього зразка від одного електрода до іншого t_2, тобто $t_s = t_1 + t_2$. Часи t_1 і t_2 можуть мати різний порядок величини, і залежно від значення прикладеного електричного поля переполяризація буде визначатись більш повільним із цих процесів.

Утворення зародків доменів з напрямком P_s, паралельним до поля E, але протилежним до напрямку поляризації в цілому кристалі, приводить до двох конкуруючих ефектів. По-перше, вказані зародки понижують електростатичну енергію системи на величину

$$W_V = -2EP_s\Delta V, \qquad (34.1)$$

де ΔV - об'єм зародку. З іншого боку, утворення областей з різним напрямком поляризації приводить до виникнення границі їх розділу і зростання енергії системи на величину $W_s = \sigma S$, де σ - густина поверхневої енергії; S - площа поверхні зародку. Вважаючи, що зародки мають форму витягнутих клинів як показано на рис. 34.1 (останнє відповідає мінімальності деполяризуючого

поля і зв'язаної з ним енергії), загальна зміна вільної енергії системи, тобто енергія зародку. при умові $a << h$,

$$F = -2EP_s \Delta V + \sigma S \approx - EP_s abh + \sigma_1 ha + \sigma_2 ab, \qquad (34.1a)$$

де σ_1 і σ_2 - густина поверхневої енергії доменної стінки при її орієнтації паралельно і перпендикулярно напрямку P_s.



Рис. 34.1. Модель зародків доменів з P_s. паралельним електричному полю.

Із умов $\partial F/\partial h = 0$ і $\partial F/\partial b = 0$ знаходимо розміри так званого "критичного" зародку. при яких F починає зменшуватись:

$$\frac{\partial F}{\partial h} = -P_s E ab + \sigma_1 a = 0 \Rightarrow b^* = \frac{\sigma_1}{P_s E}, \qquad (34.2)$$

$$\frac{\partial F}{\partial b} = -P_s E ha + \sigma_2 a = 0 \Rightarrow h^* = \frac{\sigma_2}{P_s E}. \qquad (34.3)$$

Підставляючи (34.2) і (34.3) в (34.1a). одержимо

$$F^* = \frac{\sigma_1 \sigma_2 a}{EP_s}. \qquad (34.4)$$

У слабких полях можна вважати, що швидкість зародкоутворення дуже мала і час перемикання визначається саме цим процесом $t_s \approx t_1$. Утворення зародків носить ймовірнісний характер і пов'язане з подоланням системою енергетичного бар'єра F^*. Тому для швидкості зародкоутворення, а отже, і для струму перемикання і оберненого часу перемикання справедливе співвідношення

$$I_m \sim \frac{1}{t_s} \sim \frac{dn}{dt} = A\exp\left(-\frac{F^*}{kT}\right) = A\exp\left(-\frac{a\sigma_1\sigma_2}{P_s EkT}\right) = A\exp\left(-\frac{E_a}{E}\right), \qquad (34.5)$$

де $E_a = \frac{a\sigma_1\sigma_2}{P_s kT}$ - деяке поле активації, яке є функцією температури. Отже, у слабких полях з ростом величини прикладеного електричного поля максимальний струм і обернений час перемикання експоненціально зростають.

В сильних полях механізм перемикання носить інший характер. У цьому випадку утворення зародків проходить майже миттєво, так що час перемикання визначається швидкістю проростання зародка через всю товщину кристала d, тобто $t_2 >> t_1$; $t_s \approx t_2$. Тоді

$$I_m \sim v = \frac{d}{t_s} = \mu(E - E_k), \qquad (34.6)$$

де d - товщина кристала; v - швидкість; μ - рухливість доменної стінки в полі E; E_k - деяке критичне поле, величина якого визначається дефектами кристала, що виступають в ролі стопорів і загальмовують рух доменної стінки в кристалі.

Оскільки E = U/d, де U - напруга, прикладена до кристала, з (34.6) випливає, що

$$\frac{1}{t_s} \sim \frac{\mu U}{d^2}. \qquad (34.7)$$

Отже, в сильних полях максимальний струм і обернений час перемикання прямо пропорційні прикладеній до зразка напрузі, а час перемикання квадратично залежить від товщини кристала.

Методика досліджень

Дослідження процесів перемикання в сегнетоелектричних кристалах проводять в електричному полі, яке змінюється достатньо швидко. Практично це здійснюється шляхом прикладання до кристала прямокутних імпульсів з почерговою зміною їх полярності. Тривалість і амплітуда кожного імпульсу вибираються таким чином, щоб час наростання (фронт) імпульсу був набагато меншим часу перемикання, і можна вважати, що перемикання проходить в незмінному електричному полі. За час дії імпульсу повинно проходити повне перемикання поляризації зразка. Крім цього, інтервали між послідовними імпульсами (шпаруватість) повинні бути досить великими, щоб нагрівання зразка за рахунок гістерезисних втрат було по можливості невеликим.

В експериментальній установці (рис. 34.2) напруга у виді різнополярних прямокутних імпульсів, які можна змінювати по амплітуді, частоті слідування (шпаруватості) і тривалості, подається з генератора 1 на послідовно з'єднані конденсатор C_x із сегнетоелектричним кристалом та низькоомний опір R (R = 10 - 10^4 Ом). При цьому напруга практично повністю падає на високоомному полярному зразку і вимірюється піковим вольтметром 6.

Напруга на резисторі пропорційна загальному струмові. При прикладанні імпульсу напруги величину струму через зразок можна виміряти шляхом

подачі сигналу з точки U_y кола на вхід Y запам'ятовуючого осцилографа. На вхід X при цьому подається внутрішня часова розгортка, початок якої синхронізований фронтом імпульсу напруги, прикладеної до зразка. Таким чином, одержана осцилограма відображає часову розгортку струму перемикання.



Рис. 34.2. Блок-схема установки для спостереження струмів перемикання в сегнетоелектричних кристалах: 1 - генератор сигналів прямокутної форми, 2 - запам'ятовуючий осцилограф, 3 - термостат, 4 - термопара, 5 - мілівольтметр, 6 - піковий вольтметр.

Типові осцилограми струмів перемикання представлені на рис. 34.3. Величина струму

$$I = \frac{U_y}{R} = \frac{dQ}{dt} = S\frac{dP}{dt}, \qquad (34.8)$$

де S - площа електродів; Q - заряд на сегнетоелектричному конденсаторі C_x.

Амплітуда імпульсу струму перемикання і його тривалість вимірюються за допомогою каліброваної розгортки осцилографа. Для дослідження температурних залежностей сегнетоелектричний зразок розміщується в термостаті 3 з електричним нагрівником, температура в якому вимірюється за допомогою термопари 4 і мілівольтметра 5.

Характер поведінки струму буде різним в залежності від орієнтації векторів P_s і E. Якщо полярність імпульсу поля E збігається з напрямком спонтанної поляризації, струм спадає по експоненті з постійною часу $\tau = RC_x$ і обумовлений тільки зарядкою конденсатора, зв'язаною з індукованою (пропорційною полю) поляризацією (рис. 34.3,*б*). Якщо ж напрямок вектора E, створюваного імпульсом поля в кристалі, протилежний напрямку спонтанної поляризації P_s, то форма струму перемикання буде складною, а саме: перший пік струму (рис. 34.3,*в*) зумовлений швидкими процесами встановлення інду-

кованої поляризації в зразку, наступний, більш розмитий і довготривалий, зв'язаний з переорієнтацією спонтанної поляризації. Час переполяризації t_s визначається як інтервал від переднього фронту імпульсу струму I до моменту часу, при якому значення струму спадає до величини порядка $0,1I_m$. Площа під кривою I(t) рівна повній зміні заряду на обкладках сегнетоелектричного конденсатора

$$Q = \int_0^{t_S} I(t)dt \approx 2P_sS. \qquad (34.9)$$



Рис. 34.3. Типові осцилограми струмів перемикання.
а - напруга, яка подається на сегнетоелектричний кристал; *б, в* - струми перемикання при E, паралельному P_s та антипаралельному P_s відповідно.

Час перемикання t_s і максимальний струм I_m є важливими характеристиками процесу переключення, оскільки

$$Q = I_m t_s f, \qquad (34.10)$$

де f - безрозмірний "коефіцієнт форми" імпульсу струму перемикання, що залежить від виду кривої I(t). Величини I_m і t_s повинні бути зв'язані очевидним співвідношенням $I_m \sim 1/t_s$.

Відмітимо, що в наведеному вище розгляді не враховувалось бокове розростання зародків і їх злиття (коалесценція), які значною мірою можуть впливати на залежність I(t). Дослідження залежності поля активації E_a від товщини зразка показують необхідність врахування приповерхневих шарів кристала з великими втратами і малою діелектричною проникністю. Ці приповерхневі шари, зокрема, можуть бути утворені механічними і хімічними діями на кристал при нанесенні на нього електродів. Крім того, спостерігається значна відмінність у протіканні процесів переключення в механічно вільних і "затиснених" кристалах. Природно, що вказані фактори ускладнюють спостережувані ефекти перемикання. Найбільш надійні експериментальні дані з урахуванням наведених вище особливостей одержані за допомогою так званих "рідких" електродів, які являють собою краплі насичених розчинів солей і підбираються емпірично для кожного матеріалу (наприклад, LiCl для кристала титанату барію).

Завдання до лабораторної роботи

Завдання 1. Вивчення впливу величини електричного поля на параметри процесу перемикання.

1.1. Регулюючи амплітуду, тривалість і частоту повторення імпульсів електричної напруги, одержати на екрані осцилографа імпульси струму перемикання. Вибрати опір R таким, щоб виконувалась умова $U_c >> U_R$. Амплітуду імпульсів напруги виміряти за допомогою пікового вольтметра.

1.2. Змінюючи амплітуду напруги від 10 до 100 В (напруженість електричного поля в зразку 10^4 - 10^5 В/м), по одержаних імпульсах струму визначити I_m і t_s.

1.3. Побудувати залежності $I_m(E)$ і $t_s^{-1}(E)$ та апроксимацією лінійної ділянки $I_m(E)$ до перетину з віссю абсцис визначити критичне поле E_k.

1.4. Для напруженостей поля $E << E_k$ побудувати залежність $\ln I_m = f(E)$ і по нахилу прямої визначити поле активації E_a.

Завдання 2. Дослідження температурної залежності параметрів перемикання.

2.1. Виконати п. 1.1 - 1.3 при різних температурах зразка. Побудувати залежність $E_k(T)$.

2.2. Для максимального значення амплітуди поля на зразку по осцилограмах струму перемикання знайти I_m та t_s, побудувати їх температурні залежності.

2.3. З одержаних залежностей за формулою (34.6) оцінити і побудувати температурну залежність рухливості доменної границі μ в електричному полі.

Завдання 3. Вивчення температурної залежності спонтанної поляризації по струмах перемикання.

3.1. З одержаних осцилограм струму перемикання шляхом чисельного (графічного) інтегрування знайти спонтанну поляризацію P_s кристала, використовуючи формулу (34.9).

3.2. Побудувати залежність $P_s(T)$, зробити висновок про характер фазового переходу в досліджуваному кристалі.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з указанням використовуваного для досліджень кристала з його геометричними параметрами, блок-схему установки з конкретними характеристиками приладів, оцінку похибок;
- експериментальні графіки залежностей $I_m(E)$ і $t_s^{-1}(E)$ при різних температурах, значення E_a і E_k, температурні залежності E_k, I_m, t_s^{-1}, μ, P_s та їх аналіз;
- висновки щодо характеру (типу) фазового переходу в досліджуваному кристалі та основні параметри процесу перемикання (I_m, t_s^{-1}, μ, E_a, E_k) при кімнатній температурі.

Контрольні запитання

1. Назвіть і охарактеризуйте основні етапи перемикання поляризації в сегнетоелектричних кристалах.
2. Які основні чинники визначають час перемикання поляризації?
3. Проаналізуйте характер зміни імпульсу струму при перемиканні кристала.
4. Як обчислюється величина поляризації з експериментально зареєстрованого імпульсу струму перемикання?
5. Як визначити характер фазового переходу з температурної залежності поляризації кристала?

35. ДІЕЛЕКТРИЧНІ ВЛАСТИВОСТІ СЕГНЕТОЕЛЕКТРИЧНИХ КРИСТАЛІВ

Мета роботи: дослідження температурної залежності діелектричної проникності сегнетоелектричних кристалів та вивчення впливу постійного електричного поля на фазовий перехід другого роду.

Теоретичні відомості

Розглянемо плоский конденсатор, під'єднаний до джерела постійної напруги. Якщо в проміжку між пластинами немає речовини (вакуум), то напруженість однорідного електричного поля E в ньому створюється вільними носіями заряду пластин з поверхневою густиною σ_1, а індукція електричного поля D_1 виражається формулою

$$D_1 = \sigma_1 = \varepsilon_0 E, \qquad (35.1)$$

де $\varepsilon_0 = 8{,}85 \cdot 10^{-12}$ Ф/м - електрична постійна.

Якщо ж. не відключаючи джерела, проміжок між пластинами заповнити однорідним діелектриком, то в ньому внаслідок поляризації на поверхнях, розміщених поблизу пластин, виникне зв'язаний заряд з поверхневою густиною σ. На таку ж величину зросте поверхнева густина вільних зарядів. а отже, і загальна густина поверхневого заряду вільних носіїв на пластинах: $\sigma_0 = \sigma_1 + \sigma$. Цьому заряду відповідає нове значення індукції

$$D = \sigma_0 = \varepsilon\varepsilon_0 E, \qquad (35.2)$$

де ε - відносна діелектрична проникність; E - середнє макроскопічне однорідне поле в діелектрику. Це поле визначається також формулою:

$$\sigma_0 - \sigma = \sigma_1 = \varepsilon_0 E, \qquad (35.3)$$

причому $\sigma = |P|$, де $|P|$ - величина вектора електричного моменту одиниці об'єму діелектрика, тобто вектора поляризації. Тому можна записати:

$$D = \varepsilon_0 E + P. \qquad (35.4)$$

Якщо ж, зарядивши вакуумний конденсатор до поверхневої густини заряду σ_1 на пластинах, відключити джерело і лише після цього простір між пластинами заповнити діелектриком, то, оскільки густина вільного заряду σ_1 при цьому залишається незмінною, середнє поле в діелектрику буде менше зовнішнього в ε раз. Порівнюючи наведені вище вирази, легко одержати, що

$$P = \varepsilon_0 (\varepsilon - 1) E = \varepsilon_0 \chi E, \qquad (35.5)$$

де χ - діелектрична сприйнятливість середовища.

Для кристалів діелектрична сприйнятливість χ, як і проникність ε, є тензором другого рангу. Це означає, що на відміну від ізотропних середовищ, де індукція D та напруженість поля E є колінеарними, у загальному випадку анізо-

тропного середовища вектор індукції є лінійною функцією всіх компонент вектора електричного поля:

$$\begin{aligned} D_1 &= \varepsilon_0(\varepsilon_{11}E_1 + \varepsilon_{12}E_2 + \varepsilon_{13}E_3); \\ D_2 &= \varepsilon_0(\varepsilon_{21}E_1 + \varepsilon_{22}E_2 + \varepsilon_{23}E_3); \\ D_3 &= \varepsilon_0(\varepsilon_{31}E_1 + \varepsilon_{32}E_2 + \varepsilon_{33}E_3). \end{aligned} \qquad (35.6)$$

Тензор діелектричної проникності є симетричним, тобто $\varepsilon_{ij} = \varepsilon_{ji}$, і має вигляд:

$$\varepsilon_{ij} = \begin{vmatrix} \varepsilon_{11} & \varepsilon_{12} & \varepsilon_{13} \\ \varepsilon_{12} & \varepsilon_{22} & \varepsilon_{23} \\ \varepsilon_{13} & \varepsilon_{23} & \varepsilon_{33} \end{vmatrix} \qquad (35.7)$$

Компоненти тензора ε_{ij} різні для різних систем координат, які можуть бути вибрані в кристалі. Якщо для деякої системи таких осей x_1, x_2, x_3 відома матриця тензора діелектричної проникності ε_{mn}, то для довільної іншої системи x_1', x_2', x_3' можна обчислити матрицю ε_{ij}', використовуючи рівняння перетворення компонент тензора другого рангу

$$\varepsilon_{ij}' = l_{mi} \cdot l_{nj}\, \varepsilon_{mn}, \qquad (35.8)$$

де $l_{kl} = \cos(x_k', x_l)$ - направляючі косинуси.

Найбільш простий вигляд матриця ε_{ij}' приймає в головних осях, тобто у випадку, коли осі координат збігаються з осями симетрії або нормалями до площин симетрії кристала. Завжди можна вибрати таку систему координат, в якій тензор має найбільш простий - діагональний вигляд:

$$\varepsilon_{ij} = \begin{vmatrix} \varepsilon_{11} & 0 & 0 \\ 0 & \varepsilon_{22} & 0 \\ 0 & 0 & \varepsilon_{33} \end{vmatrix} \qquad (35.9)$$

Діелектрична проникність для довільного напрямку може бути з використанням (35.8) представлена таким чином:

$$\varepsilon_{ii}' = l_{i1}^2\varepsilon_{11} + l_{i2}^2\varepsilon_{22} + l_{i3}^2\varepsilon_{33}. \qquad (35.10)$$

Із (35.10) випливає, що для кристалічних пластин. вирізаних перпендикулярно до напрямку головних осей тензора ε_{ij}, вектори індукції і напруженості електричного поля є колінеарними, тобто $D_i = \varepsilon_{ii}\varepsilon_0 E_i$.

У наведеному вище розгляді використовувалось припущення, що поляризація в речовині виникає тільки під дією зовнішнього електричного поля. Однак існує клас діелектричних кристалів, які мають *спонтанну* (самовільну) поляризацію P_s, пов'язану із внутрішньою будовою кристалічної ґратки. Такі матеріали називаються піроелектриками. Якщо ж вектор спонтанної поляризації P_s в кристалі може переорієнтуватись зовнішнім полем. то такі матеріали називаються сегнетоелектричними.

Виникнення спонтанної поляризації в сегнетоелектриках зв'язано зі структурним фазовим переходом у речовині при температурі Кюрі, при якій

змінюється симетрія кристалічної ґратки. Пониження симетрії кристала і поява спонтанної поляризації можуть виникати як за рахунок зміщення іонів із положення рівноваги, так і за рахунок часткового впорядкування в положенні окремих іонів і молекулярних груп, які займали в симетричній фазі з рівною ймовірністю декілька різних положень рівноваги. Згідно з цим можна класифікувати сегнетоелектрики на такі: типу зміщення і типу впорядкування.

Для з'ясування фізичної причини виникнення спонтанної поляризації розглянемо модельний двохатомний кристал типу AB, де A - одновалентний катіон і B - одновалентний аніон. Нехай іони розміщені в елементарній комірці так, як показано на рис. 35.1,*а*, і можуть рухатись лише вздовж осі Z в потенціальному рельєфі, показаному на рис. 35.1,*б*. При достатньо високих температурах підґратка іонів повністю розупорядкована, тобто в одиниці об'єму кристала число іонів у положеннях 1 і 2, де їх потенціальна енергія мінімальна, однакове. Тоді середнє значення дипольного моменту елементарної комірки дорівнюватиме нулю, хоч кожна комірка може мати дипольний момент $\pm eZ_0$ за рахунок зміщення на віддаль Z_0 із центра комірки іона A із зарядом e.

Якщо вздовж осі Z до кристала прикладено електричне поле, напруженість якого E, то в ньому виникне поляризація P і на іон A буде діяти ефективне поле $E_{еф} = E + RP/\varepsilon_0$, де R - деяка постійна (фактор Лоренца). Оскільки при зміщенні іона B на Z_0 центри ваги позитивних і негативних іонів комірки не збігатимуться, то кожну комірку можна розглядати як елементарний диполь із моментом $\mu = eZ_0$. У полі $E_{еф}$ такий диполь матиме додаткову потенціальну енергію $W = \pm\mu E_{еф}$ залежно від орієнтації векторів μ і E.



а) *б)*

Рис. 35.1. Модельний двохатомний іонний кристал AB *(а)* і потенціальний рельєф, в якому рухаються іони типу B *(б)*.

Використовуючи розподіл Больцмана, легко знайти середні числа N_1, N_2 іонів у положеннях 1 і 2, сума яких $N = N_1 + N_2$ повинна дорівнювати загальному числу елементарних комірок у кристалі

$$N_1 = N\frac{\exp\left(\frac{\mu E_{еф}}{kT}\right)}{\exp\left(\frac{\mu E_{еф}}{kT}\right)+\exp\left(-\frac{\mu E_{еф}}{kT}\right)}; \qquad (35.11)$$

$$N_2 = N\frac{\exp\left(-\frac{\mu E_{еф}}{kT}\right)}{\exp\left(\frac{\mu E_{еф}}{kT}\right)+\exp\left(-\frac{\mu E_{еф}}{kT}\right)}. \qquad (35.12)$$

Оскільки дипольний момент одиниці об'єму (поляризація)

$$P = (N_1 - N_2)\,\mu, \qquad (35.13)$$

то

$$P = N\mu\frac{\exp\left(\frac{\mu E_{еф}}{kT}\right)-\exp\left(-\frac{\mu E_{еф}}{kT}\right)}{\exp\left(\frac{\mu E_{еф}}{kT}\right)+\exp\left(-\frac{\mu E_{еф}}{kT}\right)} = N\mu\,\mathrm{th}\left(\frac{\mu E+\frac{RP}{\varepsilon_0}}{kT}\right). \qquad (35.14)$$

Розв'язуючи це рівняння відносно E, одержимо

$$E = -\frac{R}{\varepsilon_0}P + \frac{kT}{\mu}\,\mathrm{arcth}\left(\frac{P}{N\mu}\right). \qquad (35.15)$$

За умови $P << N\mu$ гіперболічний арктангенс у правій частині (35.15) можна розкласти в ряд Тейлора. Тоді рівність (35.15) матиме вигляд:

$$E = \left(-\frac{R}{\varepsilon_0}+\frac{kT}{N\mu^2}\right)P + \frac{kT}{3\mu}\left(\frac{1}{N\mu}\right)^3 P^3 + \frac{kT}{5\mu}\left(\frac{1}{N\mu}\right)^5 P^5 + \ldots. \qquad (35.16)$$

Якщо $R = 0$, що відповідає відсутності взаємодії між диполями, для довільної температури $P \to 0$ при $E \to 0$. Однак якщо $R \neq 0$, при деякій кінцевій температурі T_0 коефіцієнт при P перетворюється в нуль і далі стає від'ємним. У цьому випадку при $E = 0$ в кристалі може існувати спонтанна поляризація.

Температура фазового переходу визначається з умови

$$\left(-\frac{R}{\varepsilon_0}+\frac{kT}{N\mu^2}\right) = 0, \qquad \text{або} \qquad T_0 = N\frac{\mu^2 R}{\varepsilon_0 k}. \qquad (35.17)$$

Рівняння (35.16) може бути представлене у вигляді:

$$E = \alpha_0(T - T_0)P + \beta P^3 + \ldots, \qquad (35.18)$$

де

$$\alpha_0 = \frac{k}{N\mu^2}; \quad \beta = \frac{kT}{3\mu}\left(\frac{1}{N\mu}\right)^3. \qquad (35.19)$$

З іншого боку, згідно з термодинамічною теорією фазових переходів Ландау термодинамічний потенціал одиниці об'єму кристала Ф може бути представлений у вигляді розкладу в ряд по степенях параметра порядку (див. лабораторну роботу № 33):

$$\Phi = \Phi_0 + \frac{\alpha_0}{2}(T - T_0)P^2 + \frac{\beta}{4}P^4 + \frac{\gamma}{6}P^6 + \dots \quad . \qquad (35.20)$$

З умов мінімуму Ф ($\partial\Phi/\partial P = 0$; $\partial^2\Phi/\partial P^2 > 0$) легко одержати рівняння, аналогічне виразу (35.18).

Таким чином, у сегнетоелектричних кристалах параметр порядку має цілком конкретний фізичний зміст, а саме: він збігається з одним із внутрішніх параметрів кристала - його спонтанною поляризацією. У зв'язку з цим фізичний зміст мають і похідні термодинамічного потенціалу по параметру порядка:

$$\frac{\partial\Phi}{\partial P_i} = E_i \qquad \text{- електричне поле,}$$

$$\frac{\partial^2\Phi}{\partial P_i \partial P_j} = \xi_{ij} = \frac{1}{\varepsilon_0 \chi_{ij}} \qquad \text{- обернена діелектрична сприйнятливість.}$$

Розглянемо, які діелектричні властивості має сегнетоелектричний кристал, якщо його термодинамічний потенціал в області фазового переходу може бути представлений у вигляді (35.20). Для спрощення розглянемо випадок, коли спонтанна поляризація P_s виникає в кристалі лише вздовж одного кристалографічного напрямку, тобто *одновісний* сегнетоелектрик. У таких кристалах, як показує дослід, у напрямках, перпендикулярних до P_s, не спостерігаються аномалії в поведінці фізичних властивостей. Обмежимося розглядом фізичних властивостей вздовж напрямку, що збігається з P_s. Тоді з рівняння (35.18) маємо

$$\xi_{ii} = \frac{1}{\varepsilon_0 \chi_{ii}} = \left(\frac{\partial E_i}{\partial P_i}\right)_T = \alpha_0(T - T_0) + 3\beta P^2 + \dots \quad . \qquad (35.21)$$

У параелектричній фазі, тобто при $T > T_0$, у слабкому полі ($E \to 0$; $P \to 0$) діелектрична сприйнятливість задовольняє закон Кюрі - Вейса:

$$\chi_{T>T_0} = \frac{1}{\alpha_0 \varepsilon_0 (T - T_0)} = \frac{C}{T - T_0}, \qquad (35.22)$$

де $C = 1/\alpha_0\varepsilon_0$ - константа Кюрі - Вейса для фазових переходів як другого ($\beta > 0$), так і першого ($\beta < 0$) роду.

Для одержання температурної залежності сприйнятливості в сегнетоелектричній фазі в (35.21) необхідно врахувати явну залежність спонтанної поляризації від температури. Така залежність одержана в розділі теоретичних відомостей лабораторної роботи № 33 і для фазових переходів другого роду має вигляд:

$$P_s^2 = \frac{\alpha_0(T - T_0)}{\beta}.$$

Підставляючи цей вираз у (35.21), одержимо:

$$\xi_i = \frac{1}{\varepsilon_0 \chi_i} = \alpha_0(T - T_0) + 3\beta \frac{\alpha_0(T_0 - T)}{\beta} = 2\alpha_0(T_0 - T).$$

Отже,

$$\chi_{T<T_0} = -\frac{1}{2\alpha_0 \varepsilon_0 (T - T_0)}. \qquad (35.23)$$

При цьому очевидно, що

$$\frac{\dfrac{d}{dT}\left(\dfrac{1}{\chi_i}\right)_{T<T_0}}{\dfrac{d}{dT}\left(\dfrac{1}{\chi_i}\right)_{T>T_0}} = -2. \qquad (35.24)$$

Це диференціальне співвідношення одержало назву "закон двійки" і пов'язує діелектричну сприйнятливість, виміряну вище і нижче точки фазового переходу другого роду.

Теоретично при $T = T_0$ діелектрична сприйнятливість повинна прямувати до нескінченності. Однак в експериментах спостерігається зростання χ на 2 - 4 порядки порівняно з її значеннями при достатньому віддаленні від точки Кюрі. Причинами цього можуть бути насичення поляризації навіть в слабких вимірних полях, недосконаліть кристалів, а також зростання ролі флуктуаційних явищ у близькому околі критичних точок.

При фазових переходах першого роду поведінка χ значно складніша. Вище точки Кюрі в цьому випадку також виконується закон Кюрі - Вейса у вигляді (35.22), однак в самій точці переходу χ залишається скінченною величиною, рівною

$$\chi_{T_0^+} = \frac{1}{\alpha_0 \varepsilon_0 (T_0 - \Theta)} = \frac{16\gamma}{3\varepsilon_0 \beta^2}, \qquad (35.25)$$

де T_0 - температура максимуму залежності $\chi(T)$; Θ - температура Кюрі - Вейса.

У сегнетоелектричній фазі $1/\chi$ уже не є лінійною функцією температури, а в самій точці переходу (при $T \to T_0^-$):

$$\chi_{T_0^-} = \frac{4\gamma}{3\varepsilon_0 \beta^2}, \qquad (35.26)$$

звідки $\chi(T_0^+)/\chi(T_0^-) = 4$, тобто діелектрична сприйнятливість у точці фазового переходу першого роду терпить скінченний стрибок на величину, рівну $12\gamma/(3\varepsilon_0\beta^2)$.

Важливою характеристикою нелінійних властивостей сегнетоелектричних кристалів є діелектрична сприйнятливість, виміряна в слабкому змінному електричному полі при одночасному прикладанні сильного постійного "зміщуючого" поля. В такому режимі вимірювань саме поняття "фазовий перехід другого роду" втрачає свій зміст, оскільки електричне поле як векторна дія спотворює симетрію параелектричної фази і стрибка симетрії в точці Кюрі вже немає.

Постійне електричне поле $E_в$ "розмиває" фазовий перехід, діелектрична сприйнятливість не прямує до безмежності при $T = T_0$. Її температурна залежність визначається виразом (35.21), коли P - рівноважне значення параметра порядку (поляризації) в зовнішньому полі і задається виразом (35.16). Легко показати, що зсув температури максимуму діелектричної сприйнятливості під дією електричного поля підкоряється закону

$$T_{\chi\max} - T_0 = \left[\frac{3}{2\alpha_0}\left(\frac{\beta}{2}\right)^{1/3}\right] E_B^{2/3} \qquad (35.27)$$

Для вивчення поведінки сприйнятливості в електричному полі в параелектричній фазі знайдемо наближений розв'язок рівняння (35.18) відносно поляризації P. Для цього запишемо його у вигляді:

$$P = \frac{1}{\alpha_0(T - T_0)}\left(E_B - \beta P^3\right) = \chi\varepsilon_0\left(E_B - \beta P^3\right), \qquad (35.28)$$

де враховане співвідношення (35.22).

Як перше наближення виберемо лінійне $P = \chi\varepsilon_0 E$; друге наближення отримаємо. підставляючи перше в рівняння (35.28):

$$P = \chi\varepsilon_0 E_B - \chi^4\varepsilon_0^3\beta E_B^3. \qquad (35.29)$$

Диференціюючи (35.29) по E, одержимо наближене значення χ як функції E:

$$\left(\frac{\partial P}{\partial E_B}\right)_T = \frac{1}{\xi_E} = \chi_E\varepsilon_0 = \chi\varepsilon_0 - 3\chi^4\varepsilon^4\beta E_B^2.$$

або

$$\frac{\chi_E - \chi}{\chi} = -3\beta\chi^3\varepsilon_0^3 E_B^2. \qquad (35.30)$$

Поблизу фазових переходів діелектрична сприйнятливість більшості сегнетоелектричних кристалів лежить у межах від 10^2 до 10^5, тобто набагато більша від одиниці. Оскільки $\varepsilon = \chi + 1$, можна вважати, що вирази (35.22) - (35.26) і (35.30) справедливі і для діелектричної проникності ε.

Методика досліджень

Загальна структурна схема установки для дослідження діелектричної проникності сегнетоелектричних кристалів зображена на рис. 35.2.

Кристалічна пластинка сегнетоелектричного зрізу 1 з нанесеними електродами розміщується у вимірній комірці 2, температура в якій регулюється нагрівником 3 і джерелом напруги 4. Вимірювання температури в комірці здійснюється термопарою 5, яка під'єднана до цифрового термометра 6 з пристроєм, що задає температуру. Різницевий сигнал термопари і задатчика використовується для управління джерелом 4. Ємність сегнетоелектричного конденсатора 1 вимірюється автоматичним цифровим мостом або вимірюва-

чем комплексної провідності 7. При цьому зразок 1 підключається до схеми вимірювання ємності через високоякісні роздільні конденсатори 10, ємність яких C_0 набагато більша C_x, і таким чином вони не вносять суттєвої похибки в результат вимірювань. Включення конденсаторів необхідне для гальванічної розв'язки джерела зміщуючої напруги 8 та вимірювача ємності 7. При дослідженні польових залежностей зміщуюча напруга через обмежуючі резистори опором r ≅ 1 МОм подається на зразок 1 від двополярного джерела напруги 8. При цьому напруга на зразку, яка контролюється вольтметром 11, може вважатись рівною напрузі джерела 8, оскільки опір постійному струмові досліджуваного зразка (≅10^{11} Ом) значно перевищує значення опорів обмежуючих резисторів r.



Рис. 35.2. Структурна схема установки для дослідження діелектричної проникності сегнетоелектричних кристалів: 1 - сегнетоелектричний зразок, 2 - вимірна комірка, 3 - нагрівальний елемент, 4 - джерело живлення, 5 - термопара, 6 - термометр, 7 - автоматичний цифровий міст змінного струму, 8 - джерело зміщуючої напруги, 9 - обмежуючі опори, 10 - роздільні конденсатори, 11 - вольтметр постійного струму.

Розглянемо деякі особливості дослідження та принципи вимірювання і розрахунку діелектричної проникності сегнетоелектриків. Більшість методів дослідження діелектричних властивостей сегнетоелектричних матеріалів запозичена з арсеналу методів вимірювання параметрів лінійних діелектриків. У загальному випадку визначення комплексної діелектричної проникності на не дуже високих частотах зводиться до вимірювання тим чи іншим способом комплексного опору

$$Z^* = R + iX \qquad (35.31)$$

або комплексної провідності

$$\sigma^* = \sigma + iY \qquad (35.32)$$

ділянки електричного кола синусоїдального змінного струму, в якому певним способом забезпечено взаємодію електромагнітного поля з речовиною. В колах із зосередженими параметрами така взаємодія здійснюється з допомогою вимірного конденсатора, в якому розміщений досліджуваний зразок. На час-

тотах до 100 МГц вимірний конденсатор з досліджуваним комплексним опором Z^* діелектрика моделюється двополюсником (рис. 32.5), який при достатній віддаленості від областей дисперсії в більшості випадків представляється паралельною або послідовною схемою заміщення діелектрика.

Дійсна ε' і уявна ε'' частини комплексної діелектричної проникності $\varepsilon^* = \varepsilon' + i\varepsilon''$ обчислюються з урахуванням геометричних факторів за виміряними значеннями реактивної й активної складових комплексної провідності або опору досліджуваного кристала. Співвідношення для обчислення ε' та ε'' одержуються з формул плоского конденсатора при допущенні, що все електричне поле зосереджене між обкладками вимірного конденсатора, повністю заповненого діелектриком, і не виходить за його межі. Для більшості досліджуваних зразків відношення поперечних розмірів до їх товщини d набагато менше одиниці; у цьому випадку крайовими полями можна знехтувати.

Для плоского конденсатора

$$C_x = \frac{\varepsilon'\varepsilon_0 S}{d}; \quad R_x = \frac{\rho d}{S} = \frac{d}{\sigma S}, \tag{35.33}$$

де ρ - питомий опір; σ - питома провідність сегнетоелектрика; S - площа електродів на сегнетоелектричній пластині; d - віддаль між ними.

Із (35.33) випливає робоча формула для розрахунку діелектричної проникності:

$$\varepsilon' = \frac{C_x d}{\varepsilon_0 S}. \tag{35.34}$$



Рис. 35.3. Принципова схема моста для вимірювання ємності та активного опору сегнетоелектричного зразка: 1 - генератор електричних коливань, 2 - індикатор сигналу розбалансу, 3 - власне міст.

Для вимірювання ємності в області звукових частот найчастіше використовуються мостові методи. Розглянемо принципову схему моста для вимірювання ємності (рис. 35.3). Він складається із чотирьох комплексних опорів Z_1 - Z_4. При рівності потенціалів точок M і N повинна виконуватись рівність $Z_1/Z_2 = Z_3/Z_4$. Для моста, зображеного на рис. 35.3, у випадку паралельної схеми заміщення діелектрика

$$Z_1 = \frac{1}{\frac{1}{R_x} + i\omega C_x}; \quad Z_2 = R; \qquad (35.35)$$

$$Z_3 = \frac{1}{\frac{1}{R_0} + i\omega C_0}; \quad Z_4 = R.$$

При повному балансі моста справедливе співвідношення

$$\frac{1}{R_x} + i\omega C_x = \frac{1}{R_0} + i\omega C_0, \qquad (35.36)$$

яке виконується при умові $R_x = R_0$ і $C_x = C_0$, де R_0 і C_0 - значення змінних опору і ємності еталонних резистора і конденсатора моста.

Для вимірювання ємності, крім самого моста, необхідні ще генератор електричних коливань 1 і індикатор сигналу розбалансу 2, який в сучасних приладах автоматично керує перемиканням еталонних опорів і конденсаторів до повного врівноваження моста.

Останнім часом у зв'язку з розвитком елементної бази електроніки значно розширився парк приладів, в яких відбувається безпосереднє перетворення складових комплексної провідності в електричні напруги. Спрощена схема одного з можливих варіантів пристроїв такого типу зображена на рис. 35.4. Принцип його дії такий. Напруга від опорного генератора 1 надходить на послідовно з'єднані вимірюваний комплексний опір Z_x, представлений паралельною схемою заміщення, і еталонний опір Z_0, який в загальному випадку також є комплексним. Послідовно з'єднані Z_x і Z_0 являють собою найпростіший пасивний перетворювач із комплексним коефіцієнтом передачі K^*. Вихідна напруга, яка знімається з еталонного опору Z_0, через витоковий повторювач 2 і неінвертуючий підсилювач 3 подається на два фазочутливих вольтметри 4. опорні напруги для яких формуються в генераторі 1. Фазочутливі вольтметри виділяють уявну $\mathrm{Im}U_x$ і дійсну $\mathrm{Re}U_x$ складові напруги, які реєструються пристроями 5.

Легко показати, що напруги, які виділяються фазочутливими вольтметрами 4, рівні

$$\mathrm{Re}\,U_x = \frac{U_0 R_0}{R_x} \cdot \frac{1+\omega^2 hx}{1+\omega^2 h^2} = K_{Re}\frac{U_0}{g_0} g_x; \qquad (35.37)$$

$$\mathrm{Im}\,U_x = U_0 R_0 \omega C_x \frac{1+\frac{h}{x}}{1+\omega^2 h^2} = K_{Im}\frac{U_0}{g_0}\omega C_x.$$



Рис. 35.4. Блок-схема пристрою для вимірювання складових комплексної провідності: 1 - опорний генератор, 2 - витоковий повторювач, 3 - неінвертуючий підсилювач, 4 - фазочутливі вольтметри, 5 - цифрові або аналогові реєстратори.

Тут прийняті такі позначення: $K_{Re} = \frac{1+\omega^2 hx}{1+\omega^2 h^2}$; $K_{Im} = \frac{1+\frac{h}{x}}{1+\omega^2 h^2}$, де $h = R_0C_0$; $x = R_xC_x$; $g_0 = 1/R_0$; $g_x = 1/R_x$. Очевидно, що при умові $K_{Re} \approx K_{Im} \approx 1$ напруги ReU_x і ImU_x пропорційні відповідно провідності σ_x і ємності C_x досліджуваного зразка і при постійних U_0 і ω невідомі C_x і σ_x можуть бути визначені за формулами

$$C_x = g_0 \frac{\mathrm{Im}\, U_x}{\omega U_0}, \tag{35.38}$$

$$g_x = g_0 \frac{\mathrm{Re}\, U_x}{U_0}. \tag{35.39}$$

Використовувані в лабораторній роботі автоматичні цифрові мости або вимірювачі комплексної провідності звичайно мають більш складну будову, однак загальний принцип вимірювань в них подібний до розглянутих вище найбільш простих схем.

Завдання до лабораторної роботи

Завдання 1. Побудова перерізів тензорної поверхні діелектричної проникності кристалів сегнетової солі (СС) при кімнатній температурі.

1.1. За допомогою мікрометра або вимірного мікроскопа визначити геометричні розміри трьох пластинок, вирізаних з кристала сегнетової солі перпендикулярно осям другого порядку, які є осями кристалографічної системи координат.

1.2. Розміщуючи по черзі пластинки в кристалотримачі, виміряти їх ємність і розрахувати за формулою (35.34) компоненти тензора діелектричної проникності кристала СС $\varepsilon_x, \varepsilon_y, \varepsilon_z$.

1.3. Користуючись рівнянням (35.8), розрахувати анізотропію діелектричної проникності в площинах z = 0 і y = 0 та побудувати переріз еліпсоїда діелектричної проникності цими площинами.

Завдання 2. Дослідження температурної залежності компоненти тензора діелектричної проникності кристалів тригліцинсульфату (ТГС) в околі фазового переходу.

2.1. Визначити діелектричну проникність ε* кристала ТГС уздовж осі 2-го порядку при різних температурах в інтервалі 300 - 380 К з кроком не більше 1 К.

2.2. Побудувати графіки $\varepsilon_{22}(T)$ і $\varepsilon_{22}^{-1}(T)$; з кута нахилу лінії $\varepsilon_{22}^{-1}(T)$ в парафазі визначити константу Кюрі - Вейса та її екстраполяцією до перетину з віссю температур - точне значення температури переходу T_0.

2.3. Перевірити виконання "закону двійки". Для цього порівняти нахил ліній $\varepsilon_{22}^{-1}(T)$ в пара- і сегнетофазі. Визначити з формули (35.22) коефіцієнт α_0 розкладу термодинамічного потенціалу.

Завдання 3. Дослідження діелектричної нелінійності кристала ТГС вище температури фазового переходу.

3.1. Добитись стабілізації температури протягом не менш 15 хв на кілька кельвінів вище фазового переходу.

3.2. Увімкнути джерело зміщуючої напруги і, починаючи від нуля, зняти залежність діелектричної проникності від зміщуючого електричного поля E через кожні 20 - 50 В/см в інтервалі від –1000 до +1000 В/см. Експеримент повторити при 5 різних температурах.

3.3. За одержаними експериментальними даними, будуючи залежність $[(\varepsilon_E - \varepsilon_{E=0})/\varepsilon_{E=0}] = f(E^2)$ та використовуючи вираз (35.30), визначити коефіцієнт β розкладу термодинамічного потенціалу.

3.4. Побудувати за формулою (35.20) залежність термодинамічного потенціалу кристала ТГС від поляризації при $T = T_0 - 2$ К, $T = T_0$, $T = T_0 + 2$ К, використовуючи коефіцієнти α_0 і β, визначені при виконанні даної роботи.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з блок-схемою вимірної установки та вказанням конкретно використаних вимірних приладів з їх характеристиками;
- аналіз можливих похибок вимірювань (систематичних і випадкових) та їх оцінки;
- експериментальні значення компонент тензора діелектричної проникності кристалів СС та побудовані перерізи еліпсоїда діелектричної проникності;
- експериментальні залежності $\varepsilon(T)$ і $\varepsilon^{-1}(T)$ для кристалів ТГС та знайдені за цими даними константи Кюрі - Вейса і температури фазового переходу;
- експериментальні залежності $(\varepsilon_E - \varepsilon_{E=0})/\varepsilon_{E=0}$ як функції E^2 при різних температурах і розрахований з них коефіцієнт β;

- побудовані залежності термодинамічного потенціалу від поляризації при різних температурах, висновки щодо характеру фазового переходу в досліджуваному кристалі ТГС, основні параметри кристала, аналіз причин відхилення від "закону двійки".

Контрольні запитання

1. Який фізичний зміст діелектричної проникності? Чому вона є тензором 2-го рангу?
2. Запишіть вираз для термодинамічного потенціалу в околі фазового переходу другого роду за теорією Ландау і виразіть з нього діелектричну проникність вище і нижче температури фазового переходу.
3. Як із температурної залежності діелектричної проникності визначити характер фазового переходу в сегнетоелектричному кристалі?
4. У чому суть вимірювань комплексних опорів мостовим методом? Яка умова зрівноваження моста?
5. Як з експериментальних даних визначити константу Кюрі - Вейса?

36. ТЕМПЕРАТУРНА ЗАЛЕЖНІСТЬ ТЕПЛОЄМНОСТІ КРИСТАЛІВ В ОКОЛІ СТРУКТУРНИХ ФАЗОВИХ ПЕРЕХОДІВ

Мета роботи: дослідження аномалії температурної залежності теплоємності кристала в околі структурного фазового переходу та її аналіз на основі теорії Ландау, оцінка температури Дебая та значення високотемпературної теплоємності.

Теоретичні відомості

Важливою термодинамічною характеристикою речовини є її теплоємність. Температурна залежність теплоємності твердих тіл визначається енергетичним спектром електронів, фононів, а також інших квазічастинок. Для діелектриків теплоємність повною мірою описується динамікою кристалічної ґратки і досить точно може бути розрахована на основі відомостей про густину фононних станів. Згідно з теорією Дебая загальна енергія U_μ одного моля кристалічного твердого тіла рівна:

$$U_\mu = \int_0^{E_m} E f(E) d\Gamma, \qquad (36.1)$$

де f(E) - ймовірність заповнення фононного стану з енергією E; dΓ - кількість фононних станів в інтервалі E, E + dE; E_m - деяка енергія, що відповідає максимальній енергії фононів.

Оскільки фонони є бозонами, то для них справедлива функція розподілу Бозе - Ейнштейна

$$f(E) = \frac{1}{\exp\left(\frac{E}{kT}\right) - 1}. \qquad (36.2)$$

Кількість фононних станів в інтервалі енергій E, E + dE може бути представлена у вигляді:

$$d\Gamma = \rho(E) dE, \qquad (36.3)$$

де ρ(E) - густина фононних станів, яка в найбільш простому ізотропному випадку дорівнює:

$$\rho(E) = 9N_A \frac{E^2}{E_m^3}. \qquad (36.4)$$

Тут N_A - число Авогадро, а E_m визначається умовою нормування, оскільки загальне число мод коливань атомів (фононів) твердого тіла не може перевищувати $3N_A$:

$$3N_A = \int_0^{E_m} \rho(E) dE. \qquad (36.5)$$

Враховуючи формули (36.2) - (36.4), внутрішню енергію одного моля твердого тіла можна представити у вигляді:

$$U_\mu = \int_0^{E_m} E \cdot f(E) \cdot \rho(E) dE = 9RT\left(\frac{T}{\Theta}\right)^3 \int_0^{\frac{\Theta}{T}} \frac{\xi^3 d\xi}{\exp\xi - 1}, \qquad (36.6)$$

де $\Theta = E_m/k$ - температура Дебая, одна з найбільш важливих термодинамічних характеристик твердих тіл, яка розділяє області високих і низьких температур: $\xi = E/kT$; $R = 8{,}32$ Дж/(К·моль) - газова стала.

Молярна теплоємність знаходиться диференціюванням (36.6) по температурі Т:

$$C_\mu = \frac{\partial U_\mu}{\partial T}.$$

Для низьких температур ($T << \Theta$) верхня межа інтегрування в (36.6) може бути розширена до ∞, тоді одержуємо

$$U_\mu = 9RT\left(\frac{T}{\Theta}\right)^3 \int_0^{\infty} \frac{\xi^3 d\xi}{\exp\xi - 1}. \qquad (36.7)$$

Інтеграл у виразі (36.7) може бути обчислений методами функцій комплексних змінних, він рівний $\pi^4/15$. Тоді теплоємність при низьких температурах

$$C_\mu = \frac{dU_\mu}{dT} = 2{,}2\pi^4 R\left(\frac{T}{\Theta}\right)^3 \sim T^3. \qquad (36.8)$$

Така залежність теплоємності від температури поблизу 0 К добре узгоджується з експериментальними даними.

Для області високих температур ($T >> \Theta$) верхня межа інтегрування в інтегралі (36.6) близька до нуля. Отже, всюди ξ є дуже малою величиною і можна вважати, що $\exp\xi - 1 \cong (1 + \xi) - 1 = \xi$. Тому (36.6) набуває вигляду:

$$U_\mu = 9RT\left(\frac{T}{\Theta}\right)^3 \int_0^{\frac{\Theta}{T}} \xi^2 d\xi = 3RT. \qquad (36.9)$$

З формули (36.9) випливає відомий закон Дюлонга і Пті

$$C_\mu = \frac{dU_\mu}{dT} = 3R, \qquad (36.10)$$

тобто молярна теплоємність моноатомних твердих тіл при високих температурах є сталою величиною і становить 3R.

Температура Дебая для більшості кристалів лежить у межах від 100 до 1000 К. Наприклад, для міді вона рівна 340 К. а для алмазу - близько 2000 К.

Розглянуті вище вирази описують регулярний хід теплоємності діелектриків. Однак при наявності в них структурних фазових переходів (ФП) з'являються аномалії на залежностях С(Т), що є проявом взаємозв'язку теплоєм-

ності з динамікою кристалічної ґратки. При ФП має місце динамічна нестійкість ґратки кристала відносно одного із ступенів вільності - параметра порядку η. Параметр порядку тотожний компоненті вектора спонтанної поляризації для сегнетоелектриків або елементові тензора спонтанних деформацій у випадку сегнетоеластиків. Симетрія η однозначно пов'язана зі співвідношенням симетрій високосиметричної (параелектричної) і низькосиметричної (сегнетоелектричної) фаз. Згідно з теорією фазових переходів Ландау термодинамічний потенціал кристала Φ = U – TS, де S - ентропія, може бути розкладений в ряд по параметру порядку

$$\Phi(p,T,\eta) = \Phi_0(p,T) + \frac{\alpha}{2}\eta^2 + \frac{\beta}{4}\eta^4 + \frac{\gamma}{6}\eta^6 + \dots . \qquad (36.11)$$

Тут $\Phi_0(p,T)$ - термодинамічний потенціал високосиметричної фази, який визначається поведінкою внутрішньої енергії U; $\alpha = \alpha_0(T - T_0)$; α_0, β і γ - константи; T_0 - температура фазового переходу. В розкладі (36.11) відсутні члени з непарними степенями η, оскільки очевидно, що термодинамічний потенціал не може залежати від напрямку поляризації в кристалі, тобто $\Phi(\eta) = \Phi(-\eta)$. Диференціал термодинамічного потенціалу рівний: $d(\Phi - \Phi_0) = SdT - pdV$, де V - об'єм; p - тиск. Звідси

$$S = -\left(\frac{\partial\Phi}{\partial T}\right)_{p,\eta=\eta_0} = -\left(\frac{\partial\Phi_0}{\partial T}\right)_{p,\eta=\eta_0} - \alpha_0\frac{\eta^2}{2} = \begin{cases} S_0 & \text{при } T > T_0; \\ S_0 - \alpha_0\dfrac{\eta_0^2}{2} & \text{при } T < T_0. \end{cases} \qquad (36.12)$$

Рівноважне значення параметра порядку η в низькосиметричній фазі знаходиться шляхом мінімізації термодинамічного потенціалу Φ з умов

$$\frac{\partial\Phi}{\partial\eta} = 0; \quad \frac{\partial^2\Phi}{\partial\eta^2} > 0.$$

Враховуючи, що для фазових переходів другого роду β > 0 та нехтуючи інваріантом $\gamma\eta^6/6$, легко одержати:

$$\eta^2 = \begin{cases} 0 & \text{при } T > T_0; \\ \alpha_0(T_0 - T)/\beta & \text{при } T < T_0. \end{cases} \qquad (36.13)$$

Оскільки теплоємність $C_p = T(dS/dT)_p$, то з урахуванням (36.12) і (36.13)

$$C_p(T) = \begin{cases} C_{0p} & \text{при } T > T_0; \\ C_{0p} + \alpha_0^2 T/2\beta & \text{при } T < T_0, \end{cases} \qquad (36.14)$$

де $C_{0p} = T(dS_0/dT)_p$ визначає регулярний хід теплоємності. Таким чином, при температурі ФП другого роду T_0 теплоємність терпить стрибок на величину

$$\Delta C_p(T_0) = \frac{\alpha_0^2 T_0}{2\beta}. \qquad (36.15)$$

Врахування інваріанту $\gamma\eta^6$ в розкладі (36.11) дає можливість описати температурну залежність аномальної частини теплоємності в околі фазового

переходу другого роду, якщо коефіцієнт β малий, тобто переходу, близького до трикритичної точки, де $\beta = 0$. У цьому випадку питома теплоємність

$$\Delta C_p(T_0) = \frac{\alpha_0^{\,2} T_0}{2\left[\beta^2 + 4\alpha_0\gamma(T_0 - T)\right]^{1/2}}. \qquad (36.16)$$

З виразу (36.16) випливає, що аномальна частина теплоємності нижче температури фазового переходу має степеневий характер:

$$\Delta C_p \sim (T_0 - T)^{-1/2}, \qquad (36.17)$$

а в самій точці фазового переходу стрибок теплоємності, як і раніше, визначається виразом (36.15).

Методика досліджень

В даній роботі досліджується температурна залежність теплоємності кристалів $Sn_2P_2S_6$, в яких в околі температури $T_0 = 337$ К відбувається сегнетоелектричний фазовий перехід. Вимірювання теплоємності проводиться на установці ИТС-400. В основі її роботи лежить порівняльний метод динамічного калориметра з тепломіром і адіабатичною оболонкою.

Розглянемо фізичну основу методу вимірювань (рис. 36.1). Досліджуваний зразок 1 розміщується всередині металічної ампули 2 і монотонно нагрівається разом з нею за рахунок неперервного потоку тепла $N_т$ через тепломір 3. Тепловий зв'язок ампули 2 і зразка 1 із зовнішнім середовищем допускається тільки через тепломір 3, оскільки відкриті поверхні ампули відокремлені від зовнішнього середовища адіабатичною оболонкою 4.



Рис. 36.1. Вимірна комірка (*а*) та структурна схема установки ИТС-400 для вимірювання теплоємності: 1 - досліджуваний зразок, 2 - ампула, 3 - тепломір, 4 - адіабатична оболонка, 5 - основа вимірної комірки, 6 - нагрівник адіабатичної оболонки, 7 - нагрівник основи, 8 - автотрансформатор, 9 - електродвигун, 10 - компаратор, 11 - джерело еталонної напруги (температур), 12 - мілівольтметр (нуль-індикатор), 13 - підсилювач, ТП1, ТП2, ТП3 - термопари відповідно нижньої і верхньої площин тепломіра та адіабатичної оболонки.

Тепловий потік $N_т$, який проходить через тепломір, витрачається на нагрівання досліджуваного зразка N_x і ампули N_a:

$$N_т = N_x + N_a, \tag{36.18}$$

де $N_т$, N_x і N_a вимірюються у ватах.

Тепловий потік, який іде на нагрівання досліджуваного зразка, рівний:

$$N_x = C_x m b, \tag{36.19}$$

де C_x - питома теплоємність зразка (Дж/кг·К); m - маса зразка (кг); b - швидкість нагрівання (К/с).

Тепловий потік, який витрачається на нагрівання ампули, визначається формулою

$$N_a = C_a b, \tag{36.20}$$

де C_a - теплоємність ампули (Дж/К).

Про величину теплового потоку, який проходить через тепломір, можна судити по величині перепаду температури на тепломірі $\Delta T_т$ і його теплопровідності $\kappa_т$

$$N_т = \kappa_т \Delta T_т. \tag{36.21}$$

Параметр $\kappa_т$ є постійною приладу і визначається на заводі, що виготовляє установку.

Розрахована з формул (36.18) - (36.21) теплоємність зразка C_x має вигляд:

$$C_x = \frac{1}{m_x}\left(\frac{\kappa_т \Delta T_т}{b} - C_a\right). \tag{36.22}$$

При малих перепадах температури на тепломірі можна вважати, що

$$\Delta T_т = b\tau, \tag{36.23}$$

де τ - час запізнення температури на тепломірі (с), тобто час, за який верхня площина тепломіра, а отже, і ампула із зразком набувають температури, яку на початку досліду мала нижня площина тепломіра.

З урахуванням (36.22) формула (36.23) набуває вигляду:

$$C_x = \frac{\kappa_т}{m_x}(\tau - \tau_0), \tag{36.24}$$

де τ_0 - час запізнення (відставання) температури на тепломірі з порожньою ампулою. Параметр τ_0 також є постійною приладу і визначається при градуюванні. Вираз (36.24) є робочою формулою для обчислення питомої теплоємності зразка, значення $\kappa_т$ і τ_0 наведені в табл. 36.1. Слід врахувати, що за формулою (36.24) визначається питома теплоємність зразка, у той час як для аналізу формул (36.8) та (36.10) необхідні значення молярної теплоємності. Зв'язок між цими величинами задається виразом

$$C_\mu = C_x \mu, \tag{36.25}$$

де μ - молярна маса, яка для досліджуваних кристалів становить $\mu = 0{,}4971$ кг/моль. Термодинамічний потенціал Ф, як правило, записується для одиниці об'єму кристала, тому формули (36.15) та (36.16) визначають теплоємність одиниці

об'єму кристала. Отже, при аналізі виразів (36.15) і (36.16) треба мати на увазі, що для аномальної частини теплоємності

$$\Delta C_p = \Delta C_x \rho, \qquad (36.26)$$

де ρ - густина, яка для досліджуваних кристалів $Sn_2P_2S_6$ рівна $\rho = 3{,}6 \cdot 10^3$ кг/м^3.

Для вимірювання теплоємності досліджуваний зразок 1 розміщується в ампулі 2, яка закривається кришкою. Основа вимірної комірки 5 плавно нагрівається за допомогою електричного нагрівача 7, на який напруга подається від автотрансформатора 8. Температура на тепломірі і в ампулі вимірюється за допомогою хромель-алюмелєвих термопар ТП1 і ТП2 і мілівольтметра 12 типу Ф136. Для більш точного визначення температури в установці передбачено можливість застосування компенсаційного методу. Для цього використовується стабільне джерело напруги та подільник напруги 11 на високоточних резисторах. Мілівольтметр виконує функцію нуль-індикатора. Однак при цьому теплоємність визначається тільки при певних фіксованих температурах, які задаються співвідношенням опорів резисторів подільника.

Для одержання значень теплоємності при температурах, менших кімнатної, передбачено охолодження вимірної комірки рідким азотом.

При вимірюваннях на установці ИТС-400 в процесі неперервного нагрівання при різних значеннях температури (через 25 К) з допомогою мілівольтметра і секундоміра вимірюється часове запізнення температури ампули по відношенню до температури основи вимірної комірки. Під час вимірювань за допомогою нагрівника 6, розміщеного на адіабатичній оболонці 4, додаткових термопар ТП3, підсилювача 13 підтримуються адіабатичні умови (нульова різниця температур, а отже, і відсутність теплових потоків) між ампулою із зразком та зовнішнім середовищем.

Завдання до лабораторної роботи

Завдання 1. Визначення температурної залежності теплоємності кристалічного діелектрика в широкому інтервалі температур.

1.1. Виміряти масу досліджуваного зразка m_x з точністю не гірше ±0.01 г, записати одержаний результат у табл. 36.1.

1.2. Встановити перемикачі "Живлення" і "Нагрівання" в положення "Ввімкнено" (відповідні кнопки повинні бути відпущені), підняти верхню половину корпуса вимірної комірки і зафіксувати її поворотом на 90°. Протерти бензином поверхні зразка й ампули і нанести на них тонкий шар теплопровідної пасти, в ампулу помістити досліджуваний зразок і опустити верхню частину вимірної комірки.

1.3. Встановити на корпус вимірної комірки бачок і заповнити його рідким азотом із посудини Дюара. Охолодити вимірну комірку до температури рідкого азоту.

1.4. Встановити початкову напругу на регуляторі 20 - 50 В. Для цього відтягнути ручку регулятора на себе і повернути її до упора, а потім, повертаючи за годинниковою стрілкою, досягти показань 20 В на вольтметрі регулятора.

1.5. Встановити перемикач "Вимірювання" в положення T_1, а перемикач "Температура" в положення –125° С, зняти бачок з рідким азотом з корпуса.

1.6. Увімкнути кнопкою "Нагрівання" основний нагрівник. При досягненні заданої температури, про що свідчить проходження стрілки мілівольтметра через нульову поділку, увімкнути секундомір і перевести перемикач "Вимірювання" в положення T_2. Вимкнути секундомір при проходженні стрілки мілівольтметра через нульову поділку. Записати одержане значення часу запізнення в табл. 36.1.

1.7. Повернути перемикач "Вимірювання" в положення T_1, а перемикач "Температура" в наступне задане значення температури. Пункти 1.6. 1.7 виконувати до досягнення верхньої межі температури випробовувань (100° С).

Після закінчення вимірювань встановити перемикач "Вимірювання" в положення "Уст.". Вимкнути мілівольтметр і блок живлення.

Увага! Для уникнення опіків і травм електричним струмом КАТЕГОРИЧНО ЗАБОРОНЯЄТЬСЯ піднімати верхню половину корпуса вимірної комірки при ввімкненому в електричну мережу блоці живлення, а також до повного охолодження вимірної комірки до кімнатної температури.

1.8. Провести розрахунок теплоємності, використовуючи дані табл. 36.1. Оцінити похибки вимірювань, побудувати графік залежності теплоємності від температури.

1.9. Виділити регулярний хід залежності $C_x(T)$, порівняти високотемпературне значення молярної теплоємності досліджуваного кристала з теоретичним, рівним 3R. Оцінити температуру Дебая за формулою (36.8).

Завдання 2. Дослідження аномалії теплоємності в околі фазового переходу другого роду.

2.1. Виміряти залежність теплоємності від температури в інтервалах 25 - 50° С та 70 - 90° С через кожні 3 - 5° С , а в інтервалі 50 - 70° С - через кожні 1 - 2° С. Для цього:

- при температурі основи вимірної комірки 25°С (перемикач "Вимірювання" в положенні T_1, відхилення стрілки нуль-індикатора відсутнє) швидко перевести перемикач "Температура" в положення 50° С. При цьому стрілка нуль-індикатора повинна відхилитись у положення –1 мВ. Одночасно ввімкнути секундомір і перевести перемикач "Вимірювання" в положення T_2. Стрілка нуль-індикатора при цьому повинна відхилитись за межі вимірної шкали;

- записати через кожні 15 - 20 с показання нуль-індикатора в межах від –1 до 0 мВ та від 0 до +1 мВ. При підході до 0 мВ та +1 мВ перевести перемикач "Вимірювання" в положення T_1 і відмітити за секундоміром час t_1 і t_2 досягнення основою тепломіра температур 50 та 75° С відповідно.

- побудувати графіки залежності від часу температури основи тепломіра (за трьома точками) та температури ампули із зразком, використовуючи градуювальні дані табл. 36.2;

- для вибраних значень температур провести прямі, паралельні осі часу, та за точками її перетину із залежностями температур основи тепломіра та

ампули зі зразком від часу визначити час запізнення τ для кожної вибраної температури (рис. 36.2);

- одержані значення τ_i занести в табл. 36.2 та за формулою (36.23) обчислити теплоємність кристала в інтервалі 50 - 75°С. Побудувати графік залежності $C_x(T)$ в околі структурного фазового переходу.

2.2. Шляхом графічного віднімання від залежності $C_x(T)$ її апроксимованого регулярного ходу оцінити температурну залежність аномальної частини теплоємності ΔC_p в околі фазового переходу.



Рис. 36.2. До методики визначення τ .

2.3. По стрибку ΔC_p при T_0 за допомогою формули (36.15) визначити коефіцієнт β термодинамічного потенціалу (36.11).

Врахувати, що для $Sn_2P_2S_6$ $\alpha_0 = 1{,}6 \cdot 10^6$ В·м/(Кл·К).

2.4. Побудувати графік температурної залежності аномальної частини теплоємності в координатах $(\Delta C_p/T)^{-2} = f(T)$. Екстраполяцією функції з області її лінійного ходу до T_0 та за її кутовим нахилом визначити величини коефіцієнтів β і γ згідно з формулою (36.16).

2.5. Методом інтегрування кривої $\Delta C_p(T)$ обчислити ентропію переходу і порівняти її із значеннями ΔS для інших матеріалів. Проаналізувати можливі причини відхилення температурної залежності теплоємності від поведінки, очікуваної в наближенні теорії Ландау.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з блок-схемою установки і оцінкою похибки вимірювань;

- експериментальні графіки залежностей $C_x(T)$; $C_p(T)$; $(\Delta C_p/T)^2 = f(T)$ та екстрапольований регулярний хід теплоємності;
- оцінені значення температури Дебая та значення високотемпературної теплоємності, коефіцієнтів β і γ термодинамічного потенціалу, температури T_0; висновки щодо характеру фазового переходу та його параметрів (ентропії, скачка теплоємності, температури переходу).

Контрольні запитання

1. Поясніть температурну поведінку теплоємності кристала на основі теорії Дебая.
2. У чому полягають особливості поведінки теплоємності кристалів в околі фазових переходів першого та другого роду?
3. Поясніть фізичну основу вимірювання теплоємності з використанням лабораторної установки ИТС-400.
4. Як на основі експериментальних результатів температурної залежності теплоємності визначити температуру Дебая?
5. Поясніть, як на основі експериментальних даних визначити зміну ентропії кристала при фазовому переході?

Таблиці реєстрації результатів експерименту

Таблиця 36.1

Досліджуваний зразок: _____ m = _____ кг

T_0, °C	κ_t, Вт/К	τ_0, с	τ, с	C_x, Дж/(кг·К)
–100	0.2858	13,9		
–75	0,2950	14,0		
–50	0,2992	14,0		
–25	0,3090	14,0		
0	0.3132	14,0		
25	0,3207	14,1		
50	0,3318	14,1		
75	0,3332	14,1		
100	0,3425	14,0		
125	0,3529	13,9		
150	0,3547	13,7		
175	0,3619	13,5		
200	0,3651	13,2		

Таблиця 36.2

Досліджуваний зразок: _____ m = _____ кг

V, мВ	T, °C	$\kappa_т$, Вт/К	τ_0, с	τ, с	C_x, Дж/(кг·К)
–1,0	25	0,3207	14,1		
–0,8	30	0,3229	14,1		
–0,6	35	0,3251	14,1		
–0,4	40	0,3274	14,1		
–0,2	45	0,3296	14,1		
0	50	0,3318	14,1		
0,2	55	0,3321	14,1		
0,4	60	0,3324	14,1		
0,6	65	0,3326	14,1		
0,8	70	0,3329	14,1		
1,0	75	0,3332	14,1		

37. ЕЛЕКТРЕТНИЙ СТАН У ДІЕЛЕКТРИКАХ

Мета роботи: одержання фотоелектретного стану в широкозонних напівпровідниках, дослідження його характеристик та кінетики процесу деполяризації електрета.

Теоретичні відомості

Електретом називається діелектричне тіло, в якому за допомогою спеціальної обробки створено певний розподіл зарядів, що забезпечує тривале існування електричного моменту M і створює в навколишньому середовищі постійне (повільно змінне) електричне поле. В деяких випадках може бути відмінним від нуля сумарний заряд електрета Q. Електрети виготовляють як з органічних діелектриків (різні полімери, бджолиний та карнаубський віск, цезерин), так і з неорганічних (стекла, ситали, деякі кристалічні речовини: сірка, титанати, галогеніди).

Формування залишкової макроскопічної поляризації і електричного моменту в електретах може відбуватися за двома основними механізмами: а) внаслідок утворення гетерозаряду носіями, знак яких протилежний полярності електродів, що створюють електрет; б) у результаті захоплення діелектриком гомозарядів, що збігаються із зарядом на електродах. У першому випадку відбувається орієнтація дипольних молекул або комплексів, а також виникнення міграційної поляризації за рахунок зміщення та захоплення на рівні прилипання (дефекти) зарядів різних знаків у діелектрику. У другому - утворення електретного стану обумовлене переважно процесами інжекції зарядів з електродів. Важливою умовою довготривалого існування сформованого електрета є низька провідність діелектрика ($< 10^{-11}$ $Ом^{-1}м^{-1}$), а також великі значення енергетичних бар'єрів для релаксаторів (дипольних молекул) та захоплених на рівні прилипання носіїв заряду.

Залежно від додаткової до електричного поля активуючої дії електрети класифікують за способами одержання:

а) витримка в сильному електричному полі в процесі нагрівання і охолодження - *термоелектрети*;

б) витримка в сильному електричному полі при кімнатній температурі - *електроелектрети*;

в) дія газовим (коронним) розрядом - *короноелектрети*;

г) освітлення в сильному електричному полі - *фотоелектрети*;

д) опромінення електронами, іонами середніх і великих енергій - *радіоелектрети*.

Крім перелічених, існують хемо-, механо-, магнето-, трибо- та біоелектрети.

В результаті обробки одним з перерахованих способів внаслідок захоплення носіїв заряду на глибокі рівні в діелектрику утворюються об'ємний і поверхневий заряди з густиною ρ і σ, а також "заморожується" залишкова поля-



Рис. 37.1. Розподіл заряду в електреті: P_e - орієнтовані диполі; σ_1, σ_2 - інжектовані заряди; ρ - власні заряди матеріалу електрета.

ризація P_e. В одномірному випадку розподіл зарядів можна представити, як показано на рис. 37.1. Конкретний характер кривих ρ(x), P_e(x) і співвідношення між ρ, σ і P_e(x) відрізняються в залежності від матеріалу і способу одержання електрета.

Сумарний заряд з розрахунку на одиницю площі плоского електрета q = Q/S зв'язаний із значеннями ρ і σ формулою

$$q = \sigma_1 + \sigma_2 + \int_0^L \rho(x)dx \,. \qquad (37.1)$$

Електричний момент обчислюється відносно середньої площини електрета. Кожний з елементарних зарядів електрета е дає вклад в електричний момент ΔM, рівний e(x - L/2), і тоді для результуючого моменту одержуємо:

$$M_e = \frac{\sigma_1 - \sigma_2}{2} L + \int_0^L \rho(x - \frac{1}{2}L)dx + \int_0^L P_e(x)\,dx. \qquad (37.2)$$

У процесі зберігання або експлуатації електретів відбувається поступове зменшення електричного моменту - розрядка електрета. Залежність q або M_e від часу виражається емпіричною залежністю

$$M_e = \sum_i M_{0i} \exp\left(-\frac{t}{\tau_i}\right), \qquad (37.3)$$

тобто на графіку $\ln M_e = f(t)$ ця залежність являє собою ламану лінію, за нахилом відрізків якої визначають часи релаксації $\tau_1, \tau_2, \tau_3, \ldots$. Швидкість розпаду електретного стану може визначатись умовами зберігання (у замкнутому або в розімкнутому стані). Вона різко зростає з підвищенням провідності середовища (наприклад, за рахунок вологості) та при зростанні температури.

Основою практичного застосування електретів є їх здатність індукувати заряди на електродах, що розташовані поблизу електрета, та створювати електричне поле між електретом та електродом. Наприклад, в електретному конденсаторному мікрофоні металізована з однієї сторони полімерна плівка-електрет протилежною стороною повернута до нерухомого електрода, що знаходиться на відстані h від її поверхні. Під дією звукової хвилі плівка коливається (вібрує), що приводить до зміни відстані h. Це викликає зміну зарядів на металічних електродах, тобто протікання струму в зовнішньому колі. Тому електрет зручно характеризувати ефективною поверхневою густиною зарядів $\sigma_{ЕФ}$, електретною різницею потенціалів (напруженістю поля в електреті) E_e та напруженістю поля поблизу поверхні електрета E_h. Ефективна поверхнева густина зарядів рівна різниці між гомо- і гетерозарядами

$$\sigma_{ЕФ} = \sigma_{гом} - \sigma_{гет}. \qquad (37.4)$$

Оскільки $\sigma_{гет}$ - це сума поляризації, створеної орієнтованими дипольними молекулами і міграційною поляризацією, то

$$\sigma_{ЕФ} = \sigma_{гом} - P, \qquad (37.4а)$$

де

$$P = \sigma_{ПОВ.ГЕТ} + \int_0^L P_e(x)\,dx + \int_0^L \rho(x)\,dx. \qquad (37.5)$$

Для визначення $\sigma_{ЕФ}$ необхідно встановити її взаємозв'язок з E_e і E_h. Електрет з електродами можна представити як діелектрик з трьох шарів, тобто електрета товщиною L та двох щілин σ і h між електродами і поверхнею зразка (рис. 37.1). Якщо на електроди подається напруга U, то для напруженостей поля в щілинах E_δ і E_h та поля всередині електрета E_e справедливі такі співвідношення (з врахуванням, що на поверхні електрета присутні поверхневі заряди густиною $\pm\sigma_{ЕФ}$):

$$E_\delta\delta + E_eL + E_hh = U; \qquad (37.6)$$

$$-\varepsilon_0\varepsilon_eE_e + \varepsilon_0\varepsilon_hE_h = -\sigma_{ЕФ}; \qquad (37.7)$$

$$\varepsilon_0\varepsilon_eE_e - \varepsilon_0\varepsilon_\delta E_\delta = +\sigma_{ЕФ}; \qquad (37.8)$$

де ε_h, ε_δ, ε_e - діелектричні проникності щілин та електрета відповідно; $\varepsilon_0 = 8{,}85\cdot10^{-12}$ Ф/м.

У системі рівнянь (37.6 - 37.8) три невідомі величини: E_δ; E_h та E_e. Розв'язуючи цю систему, одержимо

$$E_e = \frac{U + \left[\left(\frac{\delta}{\varepsilon_\delta}\right) + \left(\frac{h}{\varepsilon_\delta}\right)\right]\left(\frac{\sigma_{E\Phi}}{\varepsilon_0}\right)}{\varepsilon_e\left[\left(\frac{\delta}{\varepsilon_\delta}\right) + \left(\frac{h}{\varepsilon_\delta}\right)\right] + L}; \qquad (37.9)$$

$$E_h = \frac{U - L\left(\frac{\sigma_{E\Phi}}{\varepsilon_0\varepsilon_e}\right)}{\delta + \left(\frac{\varepsilon_\delta}{\varepsilon_h}\right)\cdot h + \left(\frac{\varepsilon_\delta}{\varepsilon_h}\right)\cdot L}. \qquad (37.10)$$

Вираз для E_δ має вигляд, аналогічний розв'язку для E_h.

Якщо щілина δ відсутня ($\delta = 0$), тобто електрод нанесений безпосередньо на поверхню зразка, наприклад, напиленням металу у вакуумі, а щілина h - повітряна ($\varepsilon_h = 1$), то

$$E_e = \frac{U + \frac{h\sigma_{E\Phi}}{\varepsilon_0}}{\varepsilon_e h + L}, \qquad (37.11)$$

$$E_h = \frac{U - \frac{L\sigma_{E\Phi}}{\varepsilon_0\varepsilon_e}}{h + \frac{L}{\varepsilon_e}}. \qquad (37.12)$$

Якщо зовнішня напруга $U = 0$, то напруженість поля поблизу електрета

$$E_h = -\frac{L\sigma_{E\Phi}}{\varepsilon_0\varepsilon_e\left(h + \frac{L}{\varepsilon_e}\right)}, \qquad (37.13)$$

а напруженість поля всередині електрета

$$E_e = \frac{\sigma_{E\Phi}}{\varepsilon_0\varepsilon_e}. \qquad (37.14)$$

У цій лабораторній роботі розглядаються методи визначення сумарної поверхневої густини зарядів і поля електрета. У всіх випадках мова буде йти про довготривалі значення $\sigma_{E\Phi}$, P і E_e, тобто про електретні заряди. Компоненти $\sigma_{E\Phi}$ і P, які швидко змінюються з часом, повинні, звичайно, враховуватись, однак вони не є предметом досліджень при вивченні електретних властивостей. Слід зауважити, що і залишкова (довготривала) поляризація в електретах завжди

метастабільна: нагрів електрета без прикладання поля або його довготривала (роками) витримка при певній температурі призводять до його деполяризації. Це відрізняє залишкову поляризацію електретів від спонтанної поляризації сегнето- і піроелектриків: в останніх поляризований стан є енергетично вигідним і після циклу нагрів-охолодження поляризований стан відновлюється.

Особливу увагу останніми роками привертають до себе фотоелектретні матеріали у зв'язку з широким практичним застосуванням у копіювальній техніці. Фотоелектрети є діелектриками з високою фоточутливістю, але малою темновою провідністю ($<10^{-14}$ Ом$^{-1}$м$^{-1}$). Формування електретного заряду в таких матеріалах залежить як від величини електричного поля, так і від освітленості. На освітлених ділянках фоточутливого діелектрика носії заряду вивільнюються внаслідок фотоефекту, а потім дрейфують у діелектрику і осідають на глибоких рівнях (дефектах). У результаті після вимкнення електричного поля і світла поблизу поверхні діелектрика-фотоелектрета залишається електричне зображення, яке може бути "прочитане" електронним променем або "проявлене" осадженням порошку барвника, частинки якого притягуються до зарядженних областей фотоелектрета електростатичними силами. Фотоелектретне зображення може бути ліквідоване ("стерте") сильним електричним полем або суцільною однорідною засвіткою фоточутливого діелектричного шару.

Як матеріали для фотоелектретів використовують фоточутливі діелектрики з малою темновою провідністю, зручні для виготовлення великих пластин: селен, оксид цинку, сульфіди і селеніди цинку та кадмію. Фотоелектретний ефект може бути одержаний у досить широкому наборі кристалічних і полікристалічних речовин: сірці, антрацені, нафталіні, силікосиленіті ($Bi_{12}SiO_{20}$), широкозонних напівпровідниках - сегнетоелектриках $Sn_2P_2S_6$, SbSI та багатьох інших матеріалах. Фотоелектрети найбільш широко використовуються в техніці ксерографії, яка застосовується в сучасних фотокопіювальних пристроях. Типовий ксерографічний процес відрізняється від описаного вище процесу поляризації фотоелектрета. В цьому процесі електрофоточутливу пластинку, яка являє собою провідну підкладку, покриту тонким шаром фотоелектрета, попередньо заряджають у темноті коронним розрядом. Для цього застосовують загострені електроди, які знаходяться на деякій відстані від поверхні діелектрика. Між вістрям і поверхнею при певній напрузі проходить коронний розряд, а отже, відповідно іонізація повітря і переміщення носіїв заряду - електронів і іонів - до поверхні електрета. Носії заряду залишаються в основному в приповерхневому шарі діелектрика. Напруженість поля в діелектрику при цьому низька - менше поля пробою, а значення величини поверхневої густини зарядів обмежене пробійною міцністю навколишнього середовища. У деяких випадках однорідне зарядження поверхні електрета проводять, переміщаючи електрод, виготовлений у вигляді металічної нитки, натягнутої паралельно до пластинки. При цьому електрод знаходиться на відстані 0,5 мм від поверхні електрета. На нього подають потенціал 4 - 6 кВ і переміщають з швидкістю до 3 м/хв. Після зарядки електрета коронним розрядом на нього проектується зображення, яке необхідно відтворити. Внаслідок малої темнової провідності гомозаряди сфор-

мованого електрета зберігаються достатньо тривалий час. В освітлених місцях заряди релаксують (компенсуються або стікають), утворюючи приховане електричне зображення, яке потім за допомогою пігментних порошків переносять на папір.

Методика досліджень

Експериментальне вимірювання величини ефективної поверхневої густини електретного заряду та електретної різниці потенціалів здійснюється методами, заснованими на принципі електричної індукції. Одним із найбільш часто використовуваних є компенсаційний метод з вібруючим електродом, схема якого наведена на рис. 37.2. Цей метод заключається в тому, що електрет розміщують на заземленому електроді, у той час як інший електрод, зв'язаний



Рис. 37.2. Схема вимірювання ефективної поверхневої густини заряду методом вібруючого електрода: 1 - електрет, 2 - рухомий електрод, 3 - вольтметр, 4 - підсилювач, 5 - осцилограф, 6 - джерело напруги.

з входом електрометричного підсилювача, може здійснювати коливний рух над поверхнею електрета. При коливанні рухомого електрода на ньому індукується електричний заряд і, отже, в зовнішньому колі через опір R (вхідний опір електрометричного підсилювача) буде протікати електричний струм. За допомогою окремого джерела напруги U послідовно з електретом включається компенсуюча напруга, яка регулюється таким чином, щоб змінний сигнал на опорі R був рівний нулю, що контролюється за допомогою осцилографа. Цій умові відповідає відсутність заряду на рухомому електроді, тобто напруженість поля між цим електродом і електретом рівна нулю ($E_h = 0$), отже, і $U_h = 0$. Тоді

$$U_h = U_k - \frac{\sigma_{EФ} L}{\varepsilon_0 \varepsilon_e} = 0. \qquad (37.15)$$

Таким чином, ефективну поверхневу густину заряду визначають за формулою

$$\sigma_{ЕФ} = \frac{\varepsilon_0 \varepsilon_e U_k}{L}. \qquad (37.16)$$

Відмітимо, що у вибраному наближенні вимірюване значення $\sigma_{ЕФ}$ не залежить від відстані між електретом і електродом. Знак поверхневої густини зарядів визначається за знаком компенсуючої напруги.

Вимірювання $\sigma_{ЕФ}$ можна проводити по цій же схемі і без застосування компенсуючої напруги. Якщо площа вимірного електрода S, то, оскільки струми I в зовнішньому колі і в щілині h рівні, отримаємо співвідношення

$$\sigma_{ЕФ} = IL,$$

$$\frac{I}{\varepsilon_e S \Delta h \cos \omega t} = \frac{I_m L}{\varepsilon_e S \Delta h}. \qquad (37.17)$$

де I_m - амплітуда струму в зовнішньому колі.

Якщо товщина щілини h змінюється з часом t синусоїдально з амплітудою Δh, то

$$I = \varepsilon_e S \omega \sigma_{ЕФ} \cos \omega t, \qquad (37.18)$$

звідки

$$\sigma_{ЕФ} = IL \frac{I}{\varepsilon_e S \Delta h \cos \omega t} = \frac{I_m L}{\varepsilon_e S \Delta h}. \qquad (37.19)$$

Вивчення кінетики релаксації залишкової поляризації та інжектованих зарядів електретів при нормальних умовах займає дуже тривалий час - місяці й роки. В процесі таких вимірювань важко підтримувати постійні зовнішні умови: температуру зразків, вологість і т. п. Процеси релаксації можна прискорити, підвищивши температуру. В цьому випадку можна проводити вимірювання як в ізотермічних умовах, так і при постійному нагріванні. Тому для прогнозування поведінки електретних зарядів і дослідження механізму їх утворення використовують термостимульовану деполяризацію.

Цей метод одержав назву електретного термічного аналізу і полягає в одержанні електрета з подальшим вимірюванням його розрядних струмів у часі (струмів термостимульованої деполяризації) при програмованому (у більшості випадків - лінійному) нагріванні. Аналогічний підхід використовується в диференціально-термічному і термолюмінесцентному аналізі.

При нагріванні з постійною швидкістю відбувається розорієнтація "заморожених" диполів і вивільнення з глибоких рівнів (дефектів) носіїв заряду, в результаті чого появляється термострум розрядки електрета. Струм розрядки, обумовлений розпадом залишкової поляризації диполів, називають струмом деполяризації або струмом термостимульованої деполяризації (ТСД). Струм розрядки, обумовлений вивільненням носіїв із пасток, називають термостимульованим струмом (ТСС). Іноді ТСД називають і струми розрядки електретів, заряджених внаслідок інжекції, подібно до того, як зарядку

діелектрика внаслідок коронного розряду або опромінення електронним (іонним) пучком іноді називають поляризацією. Такі назви не зовсім правильні, оскільки інжекція приводить лише до зарядки електрета. Природно, що присутність інжектованих зарядів приводить до існування макроскопічної поляризації діелектрика, однак це вже є вторинним ефектом.



Рис. 37.3. Блок-схема установки для проведення електретно-термічного аналізу:
1 - зразок, 2 - електроди, 3 - вимірна комірка, 4 - електрометричний підсилювач,
5 - двокоординатний самописець, 6 - термопара, 7 - нагрівник, 8 - джерело живлення.

Вимірювання термострумів проводиться таким чином (рис. 37.3). Електрет 1 розміщується між двома електродами 2 в термокамері або спеціальній вимірній комірці 3. Електроди з'єднуються з електрометром або електрометричним підсилювачем 4, який має вхідний опір 10^6 - 10^{12} Ом і чутливість по струму 10^{-7} - 10^{-12} А. До виходу електрометра під'єднується Y-вхід двокоординатного записуючого приладу 5. Відмітимо, що для методично правильного вимірювання струму вхідний опір електрометричного підсилювача повинен бути значно меншим від опору досліджуваного зразка електрета. Температура у вимірній комірці вимірюється за допомогою термопари 6, яка знаходиться поблизу електрета (найкраще на заземленому електроді). Е.р.с. термопари подається на X-вхід двокоординатного самописця. У такому випадку в координатах Y-X на діаграмі самописця буде записано залежність термостимульованого струму від температури (і часу) за умови нагрівання з постійною швидкістю зміни температури $b = dT/dt$, яка забезпечується нагрівником 7 та джерелом живлення 8. У деяких експериментах при тривалих дослідженнях термоструму замість двокоординатного самописця доцільно використовувати друкуючий пристрій або безпосередньо вводити дані вимірювань в ЕОМ, яка забезпечує розрахунок параметрів електрета.

Розглянемо обробку результатів одержаних термостимульованих струмів при щільному безпосередньому контакті електродів з електретом (напилені у вакуумі металічні електроди, застосування електропровідних паст, клеїв, припресованих або щільно притиснутих контактів). Якщо в електреті часи ре-

лаксації поляризації P_e або поверхневого заряду $\sigma_{EФ}$ змінюються із часом у деякому інтервалі, то зменшення P_e або $\sigma_{EФ}$ буде здійснюватись за законом

$$\sigma_{EФ} = \sigma_0 \exp\left(-\int_0^t \frac{dt}{\tau}\right), \tag{37.20}$$

а струм деполяризації змінюватиметься згідно із залежністю:

$$I(t) = S\frac{d\sigma_{EФ}}{dt} = -\frac{\sigma_0 S}{\tau}\exp\left(-\int_0^t \frac{dt}{\tau}\right), \tag{37.21}$$

де S - площа контакту на поверхні зразка.

Для одержання більш визначених співвідношень треба знати аналітичний вигляд залежності τ від t. Залежність τ від температури часто задається відомою формулою Арреніуса

$$\tau = A\exp\left(\frac{w}{kT}\right). \tag{37.22}$$

В цьому випадку одержуємо:

$$I(t) = \frac{S\sigma_0}{A}\exp\left[-\frac{w}{kT} - \frac{1}{A}\int_0^t \exp\left(-\frac{w}{kT}\right)dt\right]. \tag{37.23}$$

Допустимо, що температура змінюється із часом за певним законом, наприклад лінійно:

$$T = T_0 + bt, \tag{37.24}$$

де T_0 - початкова температура; b - швидкість її зміни. Тоді одержимо:

$$I(t) = \frac{S\sigma_0}{A}\exp\left[-\frac{w}{kT} - \frac{1}{bA}\int_{T_0}^T \exp\left(-\frac{w}{kT}\right)dT\right]. \tag{37.25}$$

Використовуючи вираз (37.25), можна обчислити параметри релаксаційних процесів, які відбуваються в електретах, а саме: час релаксації в залежності від температури і енергію активації процесу релаксації.

При $t << \tau$ на початковій ділянці

$$|I| = \text{const}\cdot\exp\left(-\frac{w}{kT}\right), \tag{37.26}$$

звідки одержується формула для розрахунку енергії активації w заряду електрета по нахилу залежності lnI від 1/T:

$$w_i = \frac{k\ln\left(\frac{I_2}{I_1}\right)}{\left(\frac{1}{T_1}\right) - \left(\frac{1}{T_2}\right)}. \tag{37.27}$$

Ефективна густина поверхневого заряду, яка залишилася в електреті в момент t, рівна:

$$\sigma_{EФ}(t) = \frac{1}{S}\exp\int_t^\infty I(t)dt, \tag{37.28}$$

звідки значення $\sigma_{ЕФ}$ можна знайти графічним (або чисельним) інтегруванням кривої I(t) (рис. 37.4).

Враховуючи (37.21), час релаксації може бути визначений як

$$\tau = \frac{S\sigma_{ЕФ}(T)}{I(T)}. \qquad (37.29)$$

Графік залежності струму деполяризації (37.25) від часу (або температури) має максимум. Експериментально, як показано на рис. 37.4, може спостерігатись кілька максимумів, які відповідають різним енергіям активації w і, отже, різним релаксаційним процесам.

Значення w можна одержати також по зміщенню температури максимуму струму термостимульованої деполяризації електрета при різних швидкостях нагрівання. Дійсно, з умови максимуму dI/dt = 0 струму (37.25) випливає, що

$$w_b = \frac{k}{(1/T_{1max}) - (1/T_{2max})} \ln\left(\frac{b_1 T_{2max}^2}{b_2 T_{1max}^2}\right), \qquad (37.30)$$

де b_1 і b_2 - швидкості нагрівання; T_{1max}, T_{2max} - температурне положення максимумів струму деполяризації.



Рис. 37.4. Типовий вигляд термостимульованих струмів деполяризації електрета.

Знаючи w і A, можна розрахувати очікуваний "час життя" τ_e заряду електрета $\sigma_{ЕФ}$ при температурі експлуатації T_e:

$$\ln \tau_e = \ln A + \frac{w}{kT_e}. \qquad (37.31)$$

Завдання до лабораторної роботи

Завдання 1. Створення фотоелектретного стану в широкозонних напівпровідниках та дослідження його часової релаксації.

1.1. Виміряти площу контактів S та товщину d досліджуваного зразка. За допомогою моста виміряти ємність зразка та виходячи з формули для плоского конденсатора обчислити діелектричну проникність ε_e матеріалу електрета.

1.2. Встановити зразок у кристалотримач та нагріти його до 400 К. Після цього в постійному електричному полі та при освітленні охолодити кристал до кімнатної температури.

1.3. Методом компенсації з вібруючим електродом (рис. 37.2) виміряти електретну різницю потенціалів U_k та за формулою (37.16) обчислити ефективну густину поверхневих зарядів $\sigma_{ЕФ}$.

1.4. Дослідити часову зміну U_k та відповідно $\sigma_{ЕФ}$. При умові дуже повільної зміни $\sigma_{ЕФ}$ (або M_e) нагріти зразок до більш високої температури та застабілізувати її.

1.5. Використовуючи дані кінетики зміни $\sigma_{ЕФ}$, побудувати залежність $\ln I = f(t)$ при різних температурах та за кутовим нахилом знайти характерні часи релаксаційного процесу деполяризації електрета.

Завдання 2. Дослідження параметрів електрета методом електретно-термічного аналізу.

2.1. Створити електретний стан згідно з п. 1.1, охолодивши електрет до температури рідкого азоту (77 К).

2.2. За допомогою установки, схема якої представлена на рис. 37.3, зняти залежність термостимульованого струму (ТСС) від часу при двох різних швидкостях нагрівання ($b \cong 0{,}01 - 0{,}02$ К/с).

2.3. По початкових ділянках залежностей ТСС від температури побудувати залежності $\ln I = f(\tau)$ та з використанням формули (37.27) визначити енергію активації процесу деполяризації електрета.

2.4. Визначити температури максимуму ТСС T_{max} при різних швидкостях нагрівання. За формулою (37.30) оцінити w_b.

2.5. Методом графічного інтегрування побудувати залежність $\sigma_{ЕФ}(T)$ та з використанням формули (37.29) залежність $\tau(T)$. Порівняти її з теоретичною формулою (37.22), оцінити значення A та w_τ.

2.6. Порівняти w_i, w_b та w_τ. Оцінити "час життя" електрета τ_e. Зробити висновки.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- методику проведення досліджень із вказанням конкретних приладів, матеріалу електрета й оцінок похибок вимірювань;

- результати вимірювань $\sigma_{ЕФ}(t)$, $I(t)$, $\sigma_{ЕФ}(T)$, $\tau(T)$, w_i, w_e, w_τ;
- аналіз можливих причин розбіжності значень w_i, w_e, w_τ; висновки.

Контрольні запитання

1. Що називається електретним станом? Охарактеризуйте основні типи електретів.
2. Поясніть розподіл зарядів в електретах і поняття електричного моменту електрета.
3. Поясніть фізичні основи методів вимірювання поверхневого заряду електрета.
4. Поясніть, як на основі експериментальних результатів, одержаних методом вібруючого електрода, визначити поверхневу густину зарядів та час релаксації процесу деполяризації електрета.
5. Які параметри і як можна визначити з термостимульованих струмів деполяризації електрета?

38. П'ЄЗОЕЛЕКТРИЧНІ ВЛАСТИВОСТІ КРИСТАЛІВ

Мета роботи: визначення п'єзоелектричних та пружних параметрів кристалів методом резонансу-антирезонансу.

Теоретичні відомості

При механічній деформації деяких кристалів на певних їх гранях виникають електричні заряди, знак яких залежить від типу деформації (зсув, стиск або розтяг). П'єзоелектричним ефектом називають виникнення електричної поляризації в діелектричних кристалах під дією механічних напружень. При цьому мають місце прямий і зворотний п'єзоефекти. Необхідною умовою п'єзоефекту є відсутність центра симетрії кристала.

Деформації u_{kl} та напруження σ_{ij} анізотропного твердого тіла зв'язані між собою тензором C_{ijkl}, компоненти якого називають модулями пружності:

$$\sigma_{ij} = C_{ijkl} u_{kl}. \qquad (38.1)$$

Оскільки σ_{ij} і u_{kl} являють собою тензори 2-го рангу, то модуль пружності C_{ijkl} є тензором 4-го рангу і взаємозв'язок між напруженням і деформацією може бути представлений у матричній формі:

	σ_{11}	σ_{22}	σ_{33}	σ_{23}	σ_{13}	σ_{12}
u_{11}	C_{1111}	C_{1122}	C_{1133}	C_{1123}	C_{1113}	C_{1112}
u_{22}	C_{2211}	C_{2222}	C_{2233}	C_{2223}	C_{2213}	C_{2212}
u_{33}	C_{3311}	C_{3322}	C_{3333}	C_{3323}	C_{3313}	C_{3312}
u_{23}	C_{2311}	C_{2322}	C_{2333}	C_{2323}	C_{2313}	C_{2312}
u_{31}	C_{3111}	C_{3122}	C_{3133}	C_{3123}	C_{3113}	C_{3112}
u_{12}	C_{1211}	C_{1222}	C_{1233}	C_{1223}	C_{1213}	C_{1212}

Або, використовуючи загальноприйняті скорочення запису індексів 11→1, 22→2, 33→3, 23(32)→4, 13(31)→5, 12(21)→6,

	σ_1	σ_2	σ_3	σ_4	σ_5	σ_6
u_1	C_{11}	C_{12}	C_{13}	C_{14}	C_{15}	C_{16}
u_2	C_{21}	C_{22}	C_{23}	C_{24}	C_{25}	C_{26}
u_3	C_{31}	C_{32}	C_{33}	C_{34}	C_{35}	C_{36}
u_4	C_{41}	C_{42}	C_{43}	C_{44}	C_{45}	C_{46}
u_5	C_{51}	C_{52}	C_{53}	C_{54}	C_{55}	C_{56}
u_6	C_{61}	C_{62}	C_{63}	C_{64}	C_{65}	C_{66}

(38.2)

Поляризація, що виникає внаслідок механічної деформації, описується з допомогою тензора п'єзоелектричних модулів кристала d_{ijk}:

$$P_i = d_{ijk}\sigma_{jk}, \qquad (38.3)$$

або

$$\begin{aligned} P_1 &= d_{111}\sigma_{11} + d_{122}\sigma_{22} + d_{133}\sigma_{33} + d_{123}\sigma_{23} + d_{113}\sigma_{13} + d_{112}\sigma_{12}; \\ P_2 &= d_{211}\sigma_{11} + d_{222}\sigma_{22} + d_{233}\sigma_{33} + d_{223}\sigma_{23} + d_{213}\sigma_{13} + d_{212}\sigma_{12}; \\ P_3 &= d_{311}\sigma_{11} + d_{322}\sigma_{22} + d_{333}\sigma_{33} + d_{323}\sigma_{23} + d_{313}\sigma_{13} + d_{312}\sigma_{12} \end{aligned} \qquad (38.4)$$

(для випадку прямого п'єзоефекту).

Рівняння зворотного п'єзоефекту зв'язують механічні деформації з прикладеним до кристала електричним полем:

$$\begin{aligned} u_{11} &= g_{111}E_1 + g_{112}E_2 + g_{113}E_3; \\ u_{22} &= g_{221}E_1 + g_{222}E_2 + g_{223}E_3; \\ u_{33} &= g_{331}E_1 + g_{332}E_2 + g_{333}E_3; \\ u_{23} &= g_{231}E_1 + g_{232}E_2 + g_{233}E_3; \\ u_{13} &= g_{131}E_1 + g_{132}E_2 + g_{133}E_3; \\ u_{12} &= g_{121}E_1 + g_{122}E_2 + g_{123}E_3. \end{aligned} \qquad (38.5)$$

З термодинамічного розгляду випливає, що прямий і зворотний п'єзоефекти визначаються одними і тими ж значеннями коефіцієнтів ($d_{ijk} = g_{ijk}$), до того ж тензор d_{ijk} (g_{ijk}) симетричний по відношенню до перестановок індексів jk: $d_{ijk} = d_{ikj}$.

Частина компонент п'єзоелектричного тензора тотожно рівна нулю, що визначається з умов інваріантності тензора відносно групи операцій симетрії даного кристалічного класу. Зокрема, наявність операції інверсії приводить до рівності нулю всіх компонент d_{ijk}.

Для кристалів кварцу, точкова група симетрії яких 3m, матриця п'єзомодулів має вигляд:

$$\begin{vmatrix} d_{11} & -d_{11} & 0 & d_{14} & 0 & 0 \\ 0 & 0 & 0 & 0 & -d_{14} & -2d_{11} \\ 0 & 0 & 0 & 0 & 0 & 0 \end{vmatrix} \qquad (38.6)$$

звідки випливає система двох рівнянь для прямого п'єзоефекту:

$$\begin{aligned} P_1 &= d_{11}\sigma_1 - d_{11}\sigma_2 + d_{14}\sigma_4; \\ P_2 &= -d_{14}\sigma_4 - 2d_{11}\sigma_6. \end{aligned} \qquad (38.7)$$

Як видно. для кварцу існує всього дві незалежні компоненти п'єзоелектричного тензора: d_{14} та d_{11}.

При зміні орієнтації кристалічного зразка по відношенню до кристалофізичної системи координат коефіцієнти, що характеризують п'єзоефект, перетворюються як тензор третього рангу:

$$d_{ijk} = l_{il}\, l_{jm}\, l_{kn}\, d_{lmn}, \qquad (38.8)$$

де l_{pq} - направляючі косинуси осей нової системи координат по відношенню до основної (кристалофізичної) установки.

При деформації п'єзоелектрика в ньому накопичується механічна енергія, при поляризації - електрична. Тому, крім вказаних вище параметрів, п'єзоелектричний ефект характеризується коефіцієнтом електромеханічного зв'язку k, обернений квадрат якого рівний відношенню накопиченої в кристалі електричної енергії до енергії пружних деформацій. Електрична енергія одиниці об'єму кристала з полем, паралельним осі x:

$$W_E = \frac{\varepsilon_{11}\varepsilon_0 E_1^2}{2}, \qquad (38.9)$$

а механічна енергія при деформації пластинки

$$W_M = \frac{C_{11}u_{11}^2}{2}. \qquad (38.10)$$

Враховуючи, що $u_{11} = d_{11}E_1$,

$$k^2 = \frac{W_M}{W_E} = \frac{C_{11}d_{11}^2}{\varepsilon_0\varepsilon_{11}}. \qquad (38.11)$$

Коефіцієнт k вказує на частку електричної енергії, яка перетворюється в механічну, і навпаки. Інша частина енергії під час кожного циклу витрачається на пружний чи діелектричний гістерезис або розсіюється. Отже, k характеризує ефективність п'єзоелектричного перетворювача.

Пружні константи і діелектрична проникність п'єзоелектриків залежать відповідно від електричних і механічних граничних умов. Так, при визначенні пружних модулів C_{ij} у випадку розімкнутого ізольованого зразка вимірюється пружний модуль C_{ij}^D при індукції електричного поля D = 0, а для закороченого зразка E = 0, отже вимірюється п'єзомодуль C_{ij}^E. Величини C_{ij}^E і C_{ij}^D зв'язані між собою співвідношенням

$$C_{ij}^E = C_{ij}^D(1 - k_1^2). \qquad (38.12)$$

Аналогічне співвідношення може бути одержане для діелектричної сприйнятливості ε_{11}^σ (механічно вільного) і ε_{11}^u (затисненого) зразка

$$\varepsilon_{11}^\sigma = \varepsilon_{11}^u(1 - k_1^2). \qquad (38.13)$$

Індекс l вказує, що коефіцієнт k відповідає поздовжнім по товщині пластинки коливанням.

Методика досліджень

Якщо до кварцевої пластинки, вирізаної перпендикулярно до осі X, прикладене змінне електричне поле, то кристал буде деформуватися з частотою поля. Амплітуда механічних коливань досягатиме максимуму, коли частота зовнішнього поля збігатиметься з однією з власних (резонансних) частот механічних коливань зразка. Для випадку вільного зразка у вигляді прямокутного бруска (пластинки) товщиною *a* для поздовжніх коливань в цьому ж напрямку резонансні частоти визначаються з умови кратності розмірів тіла половині довжини стоячої пружної хвилі λ: $a = \nu\lambda/2$. Враховуючи, що швидкість звукової хвилі $v = (C_{11}/\lambda)^{1/2}$, для резонансної частоти $f_{r\nu}$ одержимо:

$$f_{r\nu} = \frac{\nu}{2a}\sqrt{\frac{C_{11}}{\rho}}, \qquad (38.14)$$

де *a* - товщина пластинки; ρ - густина; ν = 1, 2, 3,... .

Для основної моди коливань (ν = 1):

$$f_{r1} = \frac{1}{2a}\sqrt{\frac{C_{11}}{\rho}}. \qquad (38.15)$$

Добуток резонансної частоти на розмір кристала, вздовж якого поширюється пружна хвиля, називається частотною постійною і залежить від типу деформації. Так, для коливань по товщині х-зрізу для кварцу $M = af_r = 2{,}85$ кГц·м.

Для коливань кварцевого стержня х-зрізу по довжині в напрямку осі Y $M' = bf_r' = 2{,}726$ кГц·м, де b - довжина стержня.

Поперечні коливання можна збудити в кварцевих пластинках, орієнтованих перпендикулярно до осі Y. Для поперечних коливань

$$f_r'' = \frac{1}{2a}\sqrt{\frac{C_{11} - C_{12}}{2\rho}}, \qquad (38.16)$$

причому $M'' = af_r'' = 1{,}92$ кГц·м.

Доки частота збуджувального поля набагато менша від частоти власних коливань п'єзоелектричного зразка (низька частота), його деформація близька до статичної і п'єзоелектрична реакція відповідно мала. В міру наближення частоти збуджувального поля до відповідної частоти резонансу амплітуда механічних коливань зростає і, як наслідок, збільшується п'єзоелектричний струм. Таким чином, при зміні частоти збуджувального поля змінюється загальний електричний опір п'єзоелектричного резонатора і, отже, змінюється вплив резонатора на електричне коло, в яке він включений.

Поведінку п'єзоелектричного резонатора в електричному колі теоретично можна описати, замінюючи його еквівалентною схемою згідно із стандартами Інституту радіоінженерів (IRE). Еквівалентною електричною схемою називається група елементів (опір, індуктивність, динамічна і статична ємність), сполучених між собою так, що, підставляючи замість реального п'єзоелектричного зразка цю групу R, L, C, можна одержати таку ж їх дію на зовнішнє коло, як і від п'єзоелектричного резонатора. Величини еквівалентних параметрів і спосіб їх сполучення виводяться із загальних рівнянь руху п'єзоелектричної пластинки (бруска). П'єзоелектричний елемент можна представити у вигляді еквівалентної електричної схеми, зображеної на рис. 38.1. Тут конденсатор C_0 означає статичну ємність самого кристала, C, L, R - еквівалентні параметри "п'єзоелектричної вітки".



Рис. 38.1. Еквівалентна схема п'єзоелектричного резонатора.

Вивчення поведінки резонатора за допомогою еквівалентного контуру широко використовується в техніці, оскільки це полегшує аналітичне дослідження складних електромеханічних систем простими методами, розробленими в електро- і радіотехніці.

Проілюструємо сказане за допомогою наведеної еквівалентної схеми для випадку одного резонансу. Загальна комплексна провідність схеми

$$\frac{1}{\tilde{Z}} = i\omega C_0 + \frac{1}{\frac{1}{i\omega C} + i\omega L + R}. \qquad (38.17)$$

При умові резонансу в "п'єзоелектричній вітці" імпеданси $\omega_r L$ та $-1/\omega_r C = 1/2\omega f_r C$ протилежні за знаком і рівні за абсолютною величиною. Тоді повний імпеданс цієї вітки визначається тільки опором R, який, як правило, дуже малий. Частота резонансу

$$f_r = \frac{1}{2\pi\sqrt{LC}} \qquad (38.18)$$

відповідає мінімальному імпедансу цілого контуру і стоячій хвилі у вільному зразку (E = 0).

"Механічна вітка" сполучена паралельно із статичною ємністю C_0. Для частоти вище f_r "механічна вітка" має індуктивний характер опору, і коли послідовний імпеданс LC (при умові малості R) стає протилежним за знаком і рівним за абсолютною величиною імпедансу ємності C_0, повний імпеданс зразка досягає максимуму, оскільки у двох вітках еквівалентної схеми течуть протилежні струми. При цьому

$$\omega_a L - \frac{1}{\omega_a C} = \frac{1}{\omega_a C_0}. \qquad (38.19)$$

звідки

$$f_a = \frac{1}{2\pi\sqrt{\frac{LCC_0}{C + C_0}}}. \qquad (38.20)$$

Ця частота називається антирезонансною, і їй відповідає стояча хвиля в електрично затисненому кристалі (D = 0). Співвідношення між значеннями резонансної та антирезонансної частот і пружними модулями мають вигляд:

$$f_r = \frac{1}{2a}\sqrt{\frac{C_{11}^E}{\rho}}; \qquad (38.21)$$

$$f_a = \frac{1}{2a}\sqrt{\frac{C_{11}^D}{\rho}}. \qquad (38.22)$$

Зв'язок між вимірюваними частотами f_r і f_a та еквівалентним параметром C одержується у вигляді:

$$\frac{f_a - f_r}{f_r} = \frac{C}{2C_0}. \qquad (38.23)$$

Статична ємність резонатора може бути визначена експериментально (за допомогою моста) або розрахована за формулою плоского конденсатора

$C_0 = \varepsilon\varepsilon_0 S/d$ (ε - відносна діелектрична проникність; S - площа обкладок; d - відстань між ними).

Еквівалентний параметр L обчислюється за формулою, що випливає з (38.18):

$$L = \frac{1}{4\pi^2 C f_r^2}. \qquad (38.24)$$

Еквівалентний параметр R можна визначити методом заміщення, замінивши резонатор магазином опорів та підібравши опір, рівний тому, який мав п'єзоелектричний зразок при резонансі. Якість резонаторів прийнято характеризувати добротністю Q і ємнісним відношенням τ:

$$Q = \frac{2\pi f_r L}{R}; \qquad (38.25)$$

$$\tau = \frac{C_0}{C}. \qquad (38.26)$$

Чим вища добротність Q і менше τ, тим кращий резонатор, тобто тим гостріша його частотна характеристика і тим більша частина енергії перетворюється з електричної в механічну.



Рис. 38.2. Блок-схема установки для визначення резонансної й антирезонансної частот та добротності: 1 - генератор, 2 - п'єзоелектричний зразок, 3 - осцилограф або вольтметр, 4 - частотомір, 5 - магазин опорів.

Для визначення еквівалентних параметрів резонатора необхідно виміряти його резонансну й антирезонансну частоти. Для цього використовується лабораторна установка, блок-схема якої зображена на рис. 38.2. Змінна електрична напруга з генератора 1 подається на послідовно з'єднані п'єзоелемент та опір навантаження $R_н = 100$ Ом. Частота генератора плавно змінюється до тих пір, доки її значення не відповідатиме одній з резонансних частот досліджуваного елемента. В цей момент амплітуда коливань кристала сильно зростає, а електричний опір зменшується, внаслідок чого струм через кристал та опір $R_н$ зростає. Отже, буде зростати також падіння напруги на $R_н$, що фіксується осцилографом або вольтметром 3. При дальшому збільшенні частоти генератора опір п'єзоелемента зростатиме і досягне максимуму при

антирезонансі, коли струм через кристал і опір $R_н$ різко зменшиться. Таким чином, спад напруги на опорі $R_н$ максимальний при резонансі і мінімальний на частоті антирезонансу. Частота вимірюється за допомогою частотоміра 4.

Стандарти Інституту радіоінженерів передбачають можливість вимірювання d_{11} та інших п'єзоелектричних коефіцієнтів статичними методами, хоч резонансний є точнішим.



Рис. 38.3. Блок-схема установки для вимірювання п'єзоефекту статичним методом:
1 - п'єзоелектричний зразок, 2 - вантаж, 3 - повторювач напруги,
4 - вольтметр постійного струму.

Для прямого вимірювання коефіцієнта d_{11} (рис. 38.3) паралельно зразку 1 під'єднаний високоякісний конденсатор великої ємності C_1 для підтримування майже постійного електричного поля, задовольняючи тим самим граничну умову $E = 0$. На зразку розміщується вантаж 2 (отже, діє сила тяжіння), який можна швидко зняти або встановити без додаткового механічного впливу на зразок. При цьому буде змінюватись поляризація п'єзоелектрика, а на конденсаторі C_1 будуть з'являтись заряди

$$\Delta q = \Delta P\, S = d_{11}\, \Delta\sigma_{11}\, S = d_{11}\, \Delta F \qquad (38.27)$$

і утворюватиметься відповідна різниця потенціалів

$$\Delta U = \frac{\Delta q}{C_1} = \frac{d_{11}\Delta F}{C_1}. \qquad (38.28)$$

Ця напруга після повторювача напруги 3 вимірюється вольтметром постійного струму 4. Із (38.28) випливає, що

$$d_{11} = \frac{C_1 \Delta U}{\Delta F}. \qquad (38.29)$$

Завдання до лабораторної роботи

Завдання 1. Дослідження прямого п'єзоефекту статичним методом.

1.1. Змонтувати схему, зображену на рис. 38.3. та провести калібровку установки. Для цього від'єднати зразок і на конденсатор C_1 при натисненій кнопці К подати напругу від стабілізованого джерела живлення в межах 0 - 1 В та записати відповідні показання приладу 4. Побудувати залежність $U_{вих} = f(U_{вх})$ та за тангенсом кута її нахилу визначити коефіцієнт передачі h повторювача напруги.

1.2. Розмістити вантажі на чаші коромисла кристалотримача для п'єзоелектричного елемента та встановити нуль установки. Натиснувши на кнопку К, різко зняти навантаження з п'єзокристала та зафіксувати зміну напруги $\Delta U'$ на вольтметрі.

1.3. За допомогою калібровочного графіка або формули $\Delta U' = \Delta U/h$ встановити зміну напруги на конденсаторі C_1 та за формулою (38.29) обчислити п'єзомодуль d_{11}.

1.4. Дослідити залежність зміни заряду $\Delta q = C\Delta U$ від F, змінюючи співвідношення плеч коромисла або масу тягарців. Методом найменших квадратів знайти середнє значення п'єзомодуля досліджуваного елемента.

Завдання 2. Дослідження зворотного п'єзоефекту методом резонансу-антирезонансу.

2.1. Зібрати схему, зображену на рис. 38.2. Ключом К під'єднати до схеми магазин опорів та перевірити рівномірність амплітудно-частотної характеристики генератора. За допомогою низькочастотного моста виміряти статичну ємність C_0 п'єзорезонатора. Виміряти площу S та товщину *a* досліджуваного зразка.

2.2. Під'єднати до схеми досліджуваний п'єзорезонатор. Змінюючи частоту генератора, виявити основний резонанс. Підібрати оптимальні умови його спостереження, змінюючи опір $R_н$.

2.3. За допомогою частотоміра встановити частоту резонансу f_r та антирезонансу f_a по максимальному та мінімальному спаду напруги на опорі $R_н$. Оцінити вплив паразитних ємностей та індуктивностей на частоту антирезонансу (при малому значенні C_0).

2.4. На частоті резонансу під'єднати до схеми магазин опорів та визначити еквівалентний опір R п'єзоелектричної вітки.

2.5. Виходячи з формул (38.21) - (38.26) знайти пружні модулі C_{11}^E, C_{11}^D та еквівалентні параметри C, L, Q, τ п'єзоелектричного резонатора. Виходячи з формул (38.12) і (38.11) та одержаних експериментальних результатів розрахувати коефіцієнти електромеханічного зв'язку та значення п'єзоелектричного модуля.

Завдання 3. Вивчення температурної залежності пружних та п'єзоелектричних параметрів.

3.1. Дослідити температурну залежність діелектричної проникності ε_{11} за допомогою низькочастотного моста.

3.2. Виконати п. 2.3 при різних температурах п'єзоелектричного резонатора, включаючи температуру фазового переходу кристала.

3.3. За одержаними в п. 2.5 виразами розрахувати пружні та п'єзоелектричні параметри при різних температурах. Побудувати залежності від температури d_{11}, C_{11}^E, C_{11}^D, k, ε_{11}. Порівняти одержані результати з літературними даними.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з блок-схемою установки і оцінкою похибок вимірювань;
- експериментальний графік залежності $\Delta q(F)$ та визначений методом найменших квадратів статичний п'єзомодуль;
- експериментальні значення еквівалентних параметрів п'єзоелектричного резонатора;
- експериментальні температурні залежності C_{11}^E, C_{11}^D, k, d_{11}, порівняння їх з літературними даними, висновки.

Контрольні запитання

1. У чому полягають прямий і зворотний п'єзоефекти? Якими параметрами вони характеризуються?
2. Як впливають електричні і механічні умови на значення пружних констант і п'єзоелектричних модулів?
3. Як експериментально визначити п'єзоелектричні коефіцієнти статичним методом?
4. Поясніть еквівалентну схему п'єзоелектричного резонатора.
5. У чому полягає метод резонансу-антирезонансу і які параметри п'єзоматеріалу можна визначити з резонансного спектра?

39. ПІРОЕЛЕКТРИЧНІ ВЛАСТИВОСТІ ДІЕЛЕКТРИЧНИХ КРИСТАЛІВ

Мета роботи: вимірювання температурної залежності піроелектричного коефіцієнта сегнетоелектричного кристала та встановлення температурного ходу спонтанної поляризації. Визначення кутової залежності піроелектричної добротності кристала.

Теоретичні відомості

Піроелектричний ефект полягає в появі електричних зарядів на поверхні полярного діелектрика при зміні його температури. Для цього необхідне існування в досліджуваному кристалі макроскопічного дипольного моменту при відсутності зовнішніх полів, тобто спонтанної поляризації P_s. Вона може бути виражена відношенням суми дипольних моментів окремих комірок кристала до його об'єму. Таким чином, для того, щоб існувала спонтанна поляризація, необхідно, щоб в елементарній комірці існував нескомпенсований дипольний момент. Цю умову задовольняють кристали піроелектричних класів симетрії, тобто такі, в яких існує полярна вісь (класи 2, 3, 4, 6) або вісь і паралельна їй площина симетрії (класи mm2, 4mm, 6mm, 3m). Піроефект може існувати також в кристалах класу 1 (відсутність елементів симетрії) і m. Спонтанна поляризація в кристалах вказаної вище симетрії збігається з напрямком полярної осі, і, отже, піроефект найкраще спостерігати на зрізах, перпендикулярних до полярної осі.

Кількісною характеристикою піроефекту є піроелектричний коефіцієнт γ, який дорівнює зміні спонтанної поляризації кристала D при зміні його температури на 1 К

$$\gamma = \frac{\Delta P}{\Delta T}. \qquad (39.1)$$

Коефіцієнт γ є вектором, оскільки зв'язує векторну величину P і скалярну T.

Сумарний піроелектричний коефіцієнт γ визначається первинним піроефектом, який є результатом зміни теплової енергії кристалічної гратки, а також вторинним (неістинним) піроефектом, зумовленим п'єзоефектом внаслідок зміни об'єму нагрітого кристала. Можливий ще й третинний піроефект, який виникає за рахунок неоднорідного нагріву зразка.

У стані рівноваги макроскопічна поляризація $P_s = \sigma_{зв}$, де $\sigma_{зв}$ - поверхнева густина зв'язаних зарядів, скомпенсована іншими (у тому числі вільними) зарядами. Коли змінюється температура кристала, змінюється і спонтанна поляризація P_s. На полярних гранях кристала з'являється надлишок вільного заряду, який породжує струм у зовнішньому колі (рис. 39.1,*а*). Напрямок струму залежить від знаку зміни поляризації. Тому в піроелектричних дослідженнях об'єктом вимірювання є лише зміна поляризації ΔP_s, яка визначається за достатньо короткий час, щоб дія вільних зарядів не встигла її компенсувати.

Сегнетоелектричні кристали характеризуються тим, що температурна область існування спонтанної поляризації в них обмежується точкою фазового переходу T_0 в неполярну область. У рамках феноменологічної теорії температурна залежність спонтанної поляризації сегнетоелектриків може бути визначена на основі розгляду густини термодинамічного потенціалу Гіббса у вигляді розкладу за степенями параметра порядку (поляризації):

$$\Phi = \Phi_0 + \frac{\alpha_0}{2}(T - T_0)P^2 + \frac{\beta}{4}P^4 - EP, \qquad (39.2)$$

звідки в умовах рівноваги ($\partial\Phi/\partial P = 0$)

$$E = \alpha_0(T - T_0)P + \beta P^3, \qquad (39.3)$$

де α_0 і β - деякі константи. При $E = 0$

$$P_s = \pm\left(\frac{\alpha_0(T - T_0)}{\beta}\right)^{1/2}. \qquad (39.4)$$

Відповідно піроелектричний коефіцієнт $\gamma = |\partial P/\partial T|$ має вигляд:

$$\gamma = \sqrt{\frac{\alpha_0}{\beta}}\frac{1}{2\sqrt{(T_0 - T)}} \qquad \text{при } T < T_0;$$

$$\gamma = 0 \qquad \text{при } T > T_0. \qquad (39.5)$$

З (39.5) випливає, що при наближенні до T_0 з боку сегнетофази коефіцієнт γ необмежено зростає. Отже, визначення температури фазового переходу може бути здійснено за максимумом піроструму.

Однією з умов спостереження піроструму є уніполярність зразка k, а максимальне його значення (k = 1) може бути досягнуте в монодоменному кристалі. Справді, в умовах полідоменного кристала напрямки піроструму в різних доменах протилежні і взаємно компенсуються. Тому попередня поляризація зразка є необхідною для кількісних вимірів, а дослідження проводять, як правило, при нагріванні, бо при охолодженні від температури, вищої за T_0, у більшості випадків кристали стають полідоменними.

Інтегруючи піроелектричний струм, знятий з перпендикулярних до P_s граней сегнетоелектричного кристала, можна визначити температурний хід спонтанної поляризації.

При дослідженні піроефекту на косих зрізах піроелектричний коефіцієнт, як видно з рис. 39.1,*а*,

$$\gamma(\varphi) = \gamma_0 \cos\varphi, \qquad (39.6)$$

де φ - кут між напрямком P_s та нормаллю до площини зрізу. На цьому ж рисунку зображена еквівалентна схема заміщення. Якщо тепловий потік W,



а) *б)*

Рис. 39.1. Піроелектричний приймач випромінювання: *а* - до пояснення піроелектричного ефекту в тексті: *б* - еквівалентна схема заміщення (обведена пунктиром).

що падає на приймач, синусоїдально модульований із циклічною частотою ω, то амплітуда напруги на вході схеми реєстрації

$$U = \frac{I_0 R_1}{\sqrt{1+\omega^2 C_1^2 R_1^2}}, \qquad (39.7)$$

де $R_1 = Rr/(R + r)$; $C_1 = C + C_{вх}$; C, r - еквівалентна ємність і опір втрат зразка; I_0 - амплітуда піроелектричного струму; R - опір навантаження: $C_{вх}$ - вхідна ємність схеми реєстрації, а вольт-ватна чутливість приймача

$$S = \frac{U}{W_0} = \frac{I_0 R_1}{W_0\sqrt{1+\omega^2 C_1^2 R_1^2}}, \qquad (39.8)$$

де W_0 - амплітуда потоку випромінювання.

При умові r >> R: C >> $C_{вх}$ стала часу піроелектричного приймача $\tau = R_1 C_1$ визначається в основному ємністю чутливого елемента, тобто його геометричними розмірами та діелектричною проникністю ε піроелектричного матеріалу.

При виборі піроелектричного матеріалу для конкретного застосування як чутливого елемента у приймачах випромінювання використовують критерії, що визначають максимальну ефективність піроперетворювача. Найпростішими з них є

$$M_1 = \frac{\gamma}{\varepsilon}; \qquad (39.9а)$$

$$M_2 = \frac{\gamma}{\sqrt{\varepsilon}}. \qquad (39.9б)$$

При більш детальних розрахунках використовують й інші критерії якості:

$$M_3 = \frac{\gamma}{\varepsilon C_p}; \qquad (39.9в)$$

$$M_4 = \frac{\gamma}{C_p\sqrt{\varepsilon tg\delta}} = \frac{\gamma\sqrt{\rho_v}}{C_p}, \qquad (39.9г)$$

де C_p - теплоємність одиниці об'єму; ρ_v - питомий опір.

Якщо осі координат збігаються з осями симетрії або з нормалями до площин симетрії кристала, тобто в головних осях, тензор діелектричної проникності приймає найбільш простий діагональний вигляд:

$$\varepsilon_{ij} = \begin{vmatrix} \varepsilon_{11} & 0 & 0 \\ 0 & \varepsilon_{22} & 0 \\ 0 & 0 & \varepsilon_{33} \end{vmatrix} \qquad (39.10)$$

Діелектрична проникність для довільного напрямку в кристалі може бути визначена як

$$\varepsilon_{n'} = l_1^2\varepsilon_{11} + l_2^2\varepsilon_{22} + l_3^2\varepsilon_{33}, \qquad (39.11)$$

де $l_j = \cos(n'\wedge x_j)$ - направляючі косинуси між напрямком n' та координатними осями x_j (рис. 39.1.*а*). З урахуванням (39.7) та (39.11) кутова залежність піроелектричного критерію якості

$$M_1(\varphi) = \frac{\gamma(\varphi)}{\varepsilon(\varphi)} = \frac{\gamma_0}{\varepsilon_{11}}\frac{\cos\varphi}{\cos^2\varphi + \delta_\varepsilon \sin^2\varphi}. \qquad (39.12)$$

де $\delta_\varepsilon = \varepsilon_{33}/\varepsilon_{11}$ - параметр анізотропії діелектричної проникності. Залежність $M_1(\varphi)$ досягає максимуму при

$$\varphi^* = \arccos\left(\frac{\delta_\varepsilon}{1-\delta_\varepsilon}\right)^{1/2}, \qquad (39.13)$$

якщо $0 < \delta_\varepsilon < 1/2$. Значення γ/ε у максимумі рівне

$$M_{1max} = \frac{\gamma(\varphi)}{\varepsilon(\varphi)} = \frac{\gamma_0}{2\varepsilon_{11}}\left[\delta_\varepsilon(1-\delta_\varepsilon)\right]^{-1/2}. \qquad (39.14)$$

Таким чином, чим більша діелектрична анізотропія матеріалу δ_ε, тим вища піроелектрична добротність для зрізу з оптимальним кутом φ^*.

Методика досліджень

Для дослідження піроефекту в діелектриках використовують квазістатичний і динамічний методи. Останній базується на вимірюванні змінної електричної напруги, що виникає на зразку при його періодичному нагріванні модульованим по амплітуді світловим потоком. Під час освітлення зразок нагрівається на 0,001 - 0,01 К, а протягом "темного" проміжку охолоджується

до деякої середньої температури $T_{сер}$. Рівняння теплового балансу для тонкої кристалічної пластинки (рис. 39.2), яка нагрівається потоком з густиною потужності W, має вигляд:

$$C_p S d \frac{dT}{dt} = fSW - gS(T - T_0), \qquad (39.15)$$

де C_p - теплоємність одиниці об'єму; S та d - площа і товщина пластинки; f - поглинаюча здатність покриття; g - коефіцієнт теплових витрат одиниці площі; T_0 - температура довколишнього середовища.



Рис. 39.2. Блок-схема установки для дослідження піроефекту в динамічному режимі: 1 - джерело теплового випромінювання (ІЧ-лазер або глобар), 2 - модулятор потоку випромінювання, 3 - піроелектричний зразок, 4 - селективний підсилювач, 5 - синхронний детектор, 6 - двокоординатний самописець, 7 - опорний генератор, 8 - термостат, 9 - терморегулятор, 10 - термопара.

При запису рівняння (39.15) допускається, що довжина температурної хвилі набагато більша, ніж товщина d пластинки, тобто вважається, що в кожен момент часу розподіл температури по зразку однорідний.

Для гармонічно модульованого теплового потоку $W = W_0(1 + e^{i\omega t})$ рівняння (39.15) має розв'язок:

$$T - T_0 = \Delta T = \frac{fW_0 e^{i\omega t}}{i\omega C_p d + g} + \frac{fW_0}{g}. \qquad (39.16)$$

де перший член описує динамічне коливання температури з амплітудою ΔT_g, а другий - постійний нагрів кристала, який надалі не будемо враховувати.

Модуляція температури зумовить періодичні зміни поляризації кристала і появу піроелектричної "електрорушійної сили"

$$\Delta E = \frac{\Delta q}{C} = \frac{S\Delta\sigma}{C} = \frac{S\Delta P}{C} = \frac{S\gamma\Delta T}{C}, \qquad (39.17)$$

де Δq - зміна заряду на поверхні зразка. Підставляючи в (39.17) ΔT, одержимо

$$\Delta E = \frac{S\gamma}{C}\frac{f W_0 e^{i\omega t}}{i\omega C_p d + g}. \qquad (39.18)$$

Врахуємо, що $r << R$, і виходячи із закону Ома для повного кола одержимо, що спад напруги на опорі навантаження R (рис. 39.2)

$$\Delta U_R = \frac{\Delta E R}{R + \frac{1}{i\omega C}} = \frac{S\gamma R}{C}\frac{f W_0 e^{i\omega t}}{(i\omega C_p d + g)\left(R + \frac{1}{i\omega C}\right)}. \qquad (39.19)$$

Далі припустимо, що f = 1 (повне поглинання падаючого випромінювання), а частота модуляції відносно низька: $\omega^2 R^2 + C^2 << 1$. Тоді для амплітудного значення ΔU_R можна одержати $\Delta U_{R\max} = \frac{\gamma W_0 R S}{C_p d}$, звідки піроелектричний коефіцієнт

$$\gamma = \frac{\Delta U_{R\max} C_p d}{W_0 R S}. \qquad (39.20)$$

У даному виразі C_p - питома теплоємність піроматеріалу.

Експериментально дослідження пірокоефіцієнта динамічним методом проводиться за допомогою установки, блок-схема якої представлена на рис. 39.2. Тепловий потік W від джерела каліброваної потужності 1 (імпульсний ІЧ-лазер, глобар) модулюється і попадає на піроелектричний зразок 3. Сигнал з опору навантаження R після підсилення селективним підсилювачем 4 детектується синхронним детектором 5 і надходить на реєструючий пристрій 6 (вольтметр, двокоординатний самописець), опорний сигнал на модулятор 2 та синхронний детектор подається з генератора 7. При дослідженні температурної залежності γ зразок розміщується в термостаті 8, температура в якому задається і контролюється регулятором 9 за допомогою термопари 10.

Квазістатичні методи вимірювання піроелектричного коефіцієнта полягають в тому, що реєструється зміна піроелектричного заряду або струму, які виникають внаслідок зміни температури зразка. При цьому температура може змінюватись неперервно або скінченними кроками. Для еквівалентної схеми заміщення, наведеної на рис. 39.1,*б*, згідно з правилом Кірхгофа

$$C_1\frac{d(\Delta U)}{dT} + \frac{\Delta U}{R_1} = -S\gamma\frac{dT}{dt}, \qquad (39.21)$$

де $I = \frac{dq}{dt} = \frac{d(S\sigma)}{dt} = S\frac{dP}{dT}\frac{dT}{dt} = S\gamma b$ - струм піроелектричного генератора; $b = dT/dt$ - швидкість нагрівання.

Розв'язок рівняння (39.21) після ряду спрощень (швидкість зміни температури b = const, γ = const) має вигляд:

$$\Delta U = -S\gamma R b - A\exp\left(-\frac{t}{\tau}\right), \qquad (39.22)$$

де τ - стала часу. При умові t >> τ вхідний струм вимірного приладу, підключеного до піроелектричного зразка,

$$I_{вх} = \frac{\Delta U}{R} = S\gamma b,$$

звідки

$$\gamma = \frac{I_{вх}}{Sb}. \qquad (39.23)$$

Отже, пірокоефіцієнт може бути визначений з результатів вимірювання піроелектричного струму приладом з відносно малим вхідним опором при постійній швидкості нагрівання зразка. Блок-схема дослідження γ для цього випадку представлена на рис. 39.3. Зразок 1, розміщений у термостаті 2, нагрівається з постійною швидкістю за допомогою регулятора 3. Піроелектричний струм, який виникає при цьому, вимірюється цифровим електрометричним підсилювачем 4 і подається на Y-вхід двокоординатного самописця 5. На X-вхід цього ж самописця подається різниця потенціалів від термопари 6, яка пропорційна температурі зразка. Для перевірки рівномірності нагрівання через рівні проміжки часу (наприклад, 30 с) на діаграмі самописця ставляться мітки закорочуванням входу Y. При рівномірному нагріванні віддаль між мітками при лінійності термопари має бути однаковою. Трудність квазістатичних вимірювань полягає в необхідності забезпечення монодоменності зразка без прикладеного поля, а також у стіканні пірозаряду через опір r кристала.



Рис. 39.3. Блок-схема установки для вимірювання пірокоефіцієнта квазістатичним методом: 1 - піроелектричний зразок, 2 - термостат, 3 - терморегулятор, 4 - підсилювач, 5 - двокоординатний самописець.

Завдання до лабораторної роботи

Завдання 1. Дослідження температурної залежності пірокоефіцієнта кристала $Sn_2P_2S_6$.

1.1. Одержати монодоменний стан кристала $Sn_2P_2S_6$. Для цього нагріти кристал вище температури фазового переходу на 5 - 10 К (T_0 = 337 К), прикласти до нього постійне зміщуюче поле напруженістю 200 - 500 В/см і охолодити до кімнатної температури.

1.2. Вимкнути зміщуюче поле і підключити зразок до входу електрометричного або селективного підсилювача. При постійній швидкості нагрівання виміряти піроелектричний струм (напругу) і за формулою (39.23) або (39.20) обчислити піроелектричний коефіцієнт.

1.3. Побудувати залежність $\gamma(T)$, визначити за її максимумом температуру фазового переходу та методом графічного інтегрування побудувати температурну залежність спонтанної поляризації кристала. Починати інтегрування з точки T_0.

Завдання 2. Вивчення кутової залежності коефіцієнта піроелектричної добротності M_1.

2.1. Виміряти залежності $\gamma(T)$ для косих зрізів монокристала $Sn_2P_2S_6$ з різними значеннями кута φ між нормаллю до поверхні пластини та напрямком [100], що збігається з P_s. Для двох температур зіставити отримані залежності $\gamma(T)$ з розрахованими згідно з (39.6).

2.2. Побудувати кутову залежність піроелектричної добротності кристала $Sn_2P_2S_6$ з допомогою співвідношення (39.12) для 20° С, враховуючи, що при цій температурі $\varepsilon_{11} = 320$, $\varepsilon_{33} = 50$. Знайти кут φ^* з максимальною добротністю M_1 та її значення в максимумі.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту з блок-схемою вимірної установки та вказанням використаних приладів з їх характеристиками;
- аналіз можливих похибок вимірювань (систематичних і випадкових) та їх оцінки;
- температурні залежності піросигналу на 4 - 5 зрізах монокристала;
- розраховані температурні залежності пірокоефіцієнтів;
- результати розрахунків температурної залежності спонтанної поляризації;
- графіки кутових залежностей коефіцієнта пірочутливості та піроелектричної якості;
- висновки щодо характеру поведінки γ та M_1 і їх максимальні значення для оптимального зрізу.

Контрольні запитання

1. У чому заключається піроелектричний ефект, якими параметрами він характеризується?
2. Запишіть і поясніть вирази для критеріїв піроелектричної якості. Як можна їх покращити?
3. У чому полягає динамічний метод дослідження піроефекту?
4. Як визначити пірокоефіцієнт квазістатичним методом?
5. Поясніть, як виходячи з температурної залежності пірокоефіцієнта обчислити поляризацію кристала.

40. ЕЛЕКТРООПТИЧНИЙ ЕФЕКТ ТА ЕЛЕКТРООПТИЧНА МОДУЛЯЦІЯ СВІТЛА

Мета роботи: Вивчення електрооптичної амплітудної модуляції світла та визначення електрооптичного коефіцієнта в кристалі ніобату літію.

Теоретичні відомості

Лінійний електрооптичний ефект (або ефект Поккельса) полягає в зміні показника заломлення світла кристала під дією електричного поля. Поширення світла в анізотропному середовищі визначається тензором діелектричної проникності ε, який в головній системі координат має вигляд:

$$\varepsilon = \begin{pmatrix} \varepsilon_{11} & 0 & 0 \\ 0 & \varepsilon_{22} & 0 \\ 0 & 0 & \varepsilon_{33} \end{pmatrix} \qquad (40.1)$$

Ця матриця зв'язана з характеристичною поверхнею (еліпсоїдом):

$$\frac{x^2}{\varepsilon_{11}} + \frac{y^2}{\varepsilon_{22}} + \frac{z^2}{\varepsilon_{33}} = 1 . \qquad (40.2)$$

Діелектрична непроникність $a = \varepsilon^{-1}$, тобто обернена діелектрична проникність, є також симетричним тензором другого рангу. Компоненти цього тензора називають також поляризаційними константами. Рівняння (40.2) може бути записане у вигляді:

$$a_{11}x^2 + a_{22}y^2 + a_{33}z^2 = 1. \qquad (40.3)$$

Відповідна характеристична поверхня є еліпсоїдом з півосями, довжини яких відповідають головним значенням показників заломлення n_1, n_2, n_3. Ця поверхня називається оптичною індикатрисою (рис. 40.1).

Зовнішнє електричне поле приводить до деформації індикатриси, що проявляється як у зміні довжин півосей, так і в повороті діелектричного еліпсоїда. Електрооптичні коефіцієнти визначаються таким чином. Приріст поляризаційної константи в зовнішньому полі може бути записаний у вигляді розкладу за степенями напруженості електричного поля E:

$$\Delta a_{ij} = a_{ij}(E) - a_{ij}(0) = r_{ijk}E_k + R_{ijkl}E_kE_l + \dots , \qquad (40.4)$$

де E_k - k-та компонента прикладеного електричного поля. Коефіцієнти r_{ijk} називаються коефіцієнтами лінійного електрооптичного ефекту, а R_{ijkl} - квадратичного електрооптичного ефекту (Керра).



Рис. 40.1. Оптична індикатриса одновісного *(а)* та двовісного *(б)* кристалів. O, O_1 та O_2 - оптичні осі (заштриховано кругові перерізи еліпсоїда).

Тензор r - полярний, третього рангу. В скороченій формі запису при заміні симетричних пар перших двох індексів за правилом: 11 = 1, 22 = 2, 33 = 3, 23 = 32 = 4, 13 = 31 = 5, 12 = 21 = 6 він має вигляд:

$$r = \begin{pmatrix} r_{11} & r_{12} & r_{13} \\ r_{21} & r_{22} & r_{23} \\ r_{31} & r_{32} & r_{33} \\ r_{41} & r_{42} & r_{43} \\ r_{51} & r_{52} & r_{53} \\ r_{61} & r_{62} & r_{63} \end{pmatrix} \qquad (40.5)$$

Рівняння (40.2) еліпсоїда при наявності зовнішнього поля змінюється:

$$(a_{11} + r_{1k}E_k)x^2 + (a_{22} + r_{2k}E_k)y^2 + (a_{33} + r_{3k}E_k)z^2 +$$
$$+ 2r_{4k}E_kyz + 2r_{5k}E_kxz + 2r_{6k}E_kxy = 1, \qquad (40.6)$$

де E_k (k = 1, 2, 3) - складова зовнішнього електричного поля. В даному записі має місце підсумовування по індексах, що повторюються. Поворотом системи координат рівняння (40.6) зводять до вигляду (40.2) з новими значеннями поляризаційних констант. Зокрема, для випадку, коли повороти індикатриси відсутні, деформація індикатриси зводиться лише до зміни довжин півосей:

$$\Delta a_{ii} = r_{ik}E_k. \qquad (40.7)$$

Диференціюючи дане рівняння і враховуючи, що в головних осях $a_{ii} = 1/\varepsilon_{ii} = (1/n_i)^2$ (i = 1, 2, 3), одержимо:

$$-2\delta n_i/n_i^3 = r_{ik}E_k; \qquad \delta n_i = (-1/2)\, n_i^3 r_{ik}E_k. \qquad (40.8)$$

Зміна показників заломлення використовується для модуляції параметрів оптичного випромінювання - як фази, так і амплітуди. Типове значення електрооптичних коефіцієнтів становить величину порядку 10^{-12} м/В. Оцінки за формулою (40.8) показують, що при прикладанні поля 1 кВ/см до зразка з n = 2 зміна показника заломлення становить величину $4\cdot10^{-7}$, тобто 0,00002% початкового значення. Тому для ефективного керування параметрами світлового променя частіше використовуються модулятори, дія яких ґрунтується на зміні величини (або індукуванні) двозаломлення. Це дозволяє реалізовувати модуляцію світла з високою частотою і глибиною модуляції до 100%.



Рис. 40.2. Схема виникнення еліптичної поляризації світла:
E - вектор поляризації падаючого світла, L - товщина кристала (після виникнення різниці ходу $\Delta n \cdot L$ результуючий вектор поляризації описує еліпс у площині, перпендикулярній до напрямку поширення світла).

Розглянемо проходження лінійно поляризованого світлового променя з довжиною хвилі λ крізь двозаломлюючий зразок товщиною L з головними значеннями показників заломлення n_1 і n_2. Якщо азимут поляризації світла збігається з однією з головних осей оптичної індикатриси, швидкість поширення променя в кристалі визначається відповідним показником заломлення і після проходження через кристал стан поляризації світла не змінюється. У загальному випадку, коли азимут площини поляризації світла орієнтований під довільним кутом до головних осей оптичної індикатриси, поширення світлової хвилі може бути представлене у вигляді суперпозиції двох компонент, відносні амплітуди яких визначаються проекціями вектора поляризації на ці осі (рис. 40.2). Швидкість поширення кожної з компонент визначається відповідним показником заломлення, тому між цими хвилями в кристалі виникає різниця фаз. Графічно значення кожного з двох показників може бути представлене як довжина відповідної півосі перерізу індикатриси площиною, перпендикулярною до напрямку поширення променя. Для цих двох ортогонально поляризованих

компонент світлової хвилі має місце інтерференція, що приводить до еліптичної (в загальному випадку) поляризації світла. Різниця фаз Ψ між ними рівна:

$$\Psi = (2\pi L/\lambda)[(n_1 + \delta n_1) - (n_2 + \delta n_2)], \qquad (40.9)$$

де δn_1, δn_2 - зміни показників, індуковані полем. Для перетворення фазової модуляції в амплітудну використовують аналізатор. Якщо поляризація світла, що падає на кристал, та поляризація світла, яке пропускає аналізатор, взаємно перпендикулярні та орієнтовані під кутом 45° до напрямків головних осей кристала, то інтенсивність світла після аналізатора

$$I = I_0 \sin^2(\Psi/2), \qquad (40.10)$$

де I_0 - інтенсивність падаючого світла. Мінімуми пропускання відповідають різниці фаз $\Psi = 2\pi m$ (m - ціле число).



Рис. 40.3. Схема спостереження електрооптичної модуляції світла:
1 - монохроматичне джерело світла (лазер), 2 - поляризатор, 3 - чвертьхвильова фазова пластинка, 4 - електрооптичний кристал з електродами в комірці, 5 - блок живлення, 6 - аналізатор, 7 - фотоприймач, 8 - блок реєстрації.

При цьому на фотоприймачі реєструється інтенсивність:

$$I = I_0 \sin^2[(\Psi/2) + \pi L\, \delta n(E)/\lambda], \qquad (40.11)$$

де приріст двозаломлення $\delta n(E)$ визначається через електрооптичні коефіцієнти за співвідношенням типу (40.8); Ψ - початкова різниця фаз при відсутності поля. Графічно залежність (40.11) зображена на рис. 40.4. При деякому значенні поля приріст різниці фаз досягає значення π, а приріст різниці ходу $\lambda/2$. Таке значення напруженості електричного поля $E_{\lambda/2}$ називається *півхвильовим*, а відповідне значення напруги $U_{\lambda/2} = E_{\lambda/2}d$, де d - розмір кристала в напрямку прикладеного поля, - *півхвильовою напругою*. Ця величина є одним з основних параметрів електрооптичних матеріалів. У випадку повздовжнього ефекту, коли напрямок поширення світла збігається з напрямком електричного поля, L = d; величина $U_{\lambda/2}$ не залежить від товщини зразка.

Величина початкового зсуву фаз Ψ впливає на амплітуду електрооптичної модуляції інтенсивності світлового пучка. На рис. 40.4 зображено ситуації, коли зсув рівний відповідно $\pi/2$ та $3\pi/2$. Тут $\Delta\Psi$ - амплітуда зміни фазового зсуву змінним електричним полем. Видно, що в першому випадку модуляція інтенсивності практично лінійна і амплітуда модуляції максимальна, тоді як

у другому випадку модуляція квадратична (з подвоєнням частоти) та мінімальна за амплітудою. Оптимальний вибір початкового зсуву фаз Ψ визначає *робочу точку* модулятора.



Рис. 40.4. Схема електрооптичної модуляції світлового сигналу та визначення робочої точки.

Зміну показників заломлення можна спостерігати також по коноскопічних картинах, які являють собою геометричне місце точок з однаковою різницею фаз двох променів, що інтерферують у розбіжному пучку світла. Після аналізатора вони мають вигляд темних і світлих смуг, а при спостереженні вздовж оптичної осі - концентричних кіл на фоні двох схрещених смуг.

Методика досліджень

Величина зміни зсуву фаз $\Delta\Psi$ при проходженні через двозаломлюючу пластинку може бути визначена шляхом компенсації чвертьхвильовою пластинкою (схема компенсатора Сенармона). Для цього необхідно зорієнтувати кристал так, щоб площина поляризації падаючого світла була напрямлена під кутом 45° до оптичних осей кристала. Після кристала розміщується пластинка $\lambda/4$ так, щоб одна з головних осей була паралельна напрямку поляризації світла. Аналізатор обертають до погасання світла. Кут повороту аналізатора $\Delta\varphi$ зв'язаний з величиною зсуву фаз співвідношенням $2\Delta\varphi = \Delta\Psi$, або $\Delta\varphi = \pi\delta nL/\lambda$, звідки:

$$\delta n = \Delta\varphi\, \lambda / \pi L. \qquad (40.12)$$

Користуючись формулою (40.12), можна виміряти приріст двозаломлення під дією зовнішнього електричного поля та визначити електрооптичні коефіцієнти.

Завдання до лабораторної роботи

Завдання 1. Одержання коноскопічної картини та знаходження оптичної осі кристала.

1.1. Зібрати оптичну схему, що включає лазер, фокусуючу лінзу, кристал $LiNbO_3$ в комірці, аналізатор та фотоприймач з реєструючим приладом - осцилографом чи вольтметром (рис. 40.3). Спрямувати промінь на вхідну поверхню зразка та виставити аналізатор на погасання.

1.2. Помістити перед зразком матове скло, а перед фотоприймачем - екран. Світловий пучок після проходження матового скла та зразка спостерігатиметься у вигляді світлової плями на екрані. Повертаючи аналізатор, спостерігати появу на екрані коноскопічної картини у вигляді темних та світлих смуг. Зорієнтувати по коноскопічній картині напрямок світлового пучка вздовж оптичної осі кристала. Для цього домогтися, щоб світловий пучок знаходився в центрі симетричної коноскопічної картини, що являтиме собою дві схрещені темні (або світлі після повороту аналізатора на 90°) смуги на фоні колоподібних концентричних смуг.

1.3. Підключити до електрооптичної комірки джерело постійної напруги (наприклад, блок живлення типу Б5-50). Прикладаючи до зразка напругу $U \leq 200$ В різної полярності, спостерігати по деформації коноскопічної картини зміну двозаломлення (зміщення смуг) та лінійний по полю характер ефекту (зміну характеру деформації смуг при зміні знаку поля). Зобразити схематично спостережувані ефекти зміни вигляду коноскопічної картини.

Завдання 2. Спостереження електрооптичної модуляції та визначення електрооптичного коефіцієнта кристала ніобату літію.

2.1. Розмістити перед кристалом пластинку $\lambda/4$, зорієнтувати одну з її головних осей вздовж напрямку вектора поляризації падаючого світлового пучка. Підключити до електрооптичної комірки джерело змінної напруги (наприклад, генератор типу Г3-33, Г3-112/1). Прикладаючи до зразка змінну напругу ($U \leq 50$ В) різної частоти, спостерігати на осцилографі характер (амплітуду та частотний спектр) модуляції інтенсивності світлового пучка при різних кутах повороту аналізатора. Скопіювати осцилограми. Повертаючи чвертьхвильову пластинку навколо осі, визначити робочу точку модулятора (рис. 40.4). Побудувати графік залежності амплітуди модуляції від амплітуди електричного сигналу.

2.2. При відсутності зовнішнього поля виставити аналізатор на погасання в схемі компенсатора Сенармона (пластинка $\lambda/4$ після зразка). Прикладаючи постійну напругу в межах від –300 до +300 В з кроком 50 В, побудувати графік залежності азимута площини поляризації світла від прикладеної напруги, обертаючи аналізатор до положення погасання при кожній напрузі. Побудувати залежність індукованого двозаломлення $\delta n = \Delta\varphi\, \lambda/\pi L$ від напруженості поля E. За формулою

$$\delta n = n^3 r_{22} \Delta E,$$

справедливою для поперечного ефекту в $LiNbO_3$ при даній орієнтації зразка, обчислити електрооптичний коефіцієнт r_{22}. Порівняти з довідниковими даними.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- опис методики експерименту, блок-схему установки;
- схематичні зображення спостережуваних коноскопічних картин та їх зміни при прикладанні електричного поля;
- результати вимірювань залежності двозаломлення від зовнішнього постійного електричного поля;
- залежність амплітуди модульованого оптичного сигналу від амплітуди змінного електричного поля на різних частотах;
- результати обчислень електрооптичного коефіцієнта r_{22} для $LiNbO_3$;
- порівняння одержаних результатів з літературними даними та висновки.

Контрольні запитання

1. У чому полягає електрооптичний ефект, якими параметрами він характеризується?
2. Поясніть проходження лінійно поляризованого світла крізь двозаломлюючий кристал.
3. Що таке півхвильова напруга? Від чого вона залежить?
4. Поясніть роботу електрооптичного модулятора світла.
5. Як експериментально визначити електрооптичні коефіцієнти кристала?

41. АКУСТООПТИЧНИЙ ЕФЕКТ У ДІЕЛЕКТРИЧНИХ МАТЕРІАЛАХ

Мета роботи: вивчення акустооптичної модуляції світла та визначення коефіцієнта акустооптичної якості склоподібних матеріалів.

Теоретичні відомості

Дія акустооптичних пристроїв ґрунтується на взаємодії оптичних та звукових хвиль, що одночасно поширюються в середовищі. Така взаємодія можлива завдяки наявності п'єзооптичного (або фотопружного) ефекту, що полягає у виникненні наведеної оптичної анізотропії під дією механічної деформації. Цей ефект описується тензором четвертого рангу P_{ijkl}, що відмінний від нуля як в ацентричних, так і в центросиметричних середовищах. У більшості оптичних матеріалів приріст компонент тензора *діелектричної непроникності* a, оберненого до тензора діелектричної проникності (див. лабораторну роботу № 40), пропорційний величині механічної деформації u_{kl}:

$$\Delta a_{ij} = P_{ijkl}\, u_{kl}. \qquad (41.1)$$

Вираз (41.1) описує деформацію оптичної індикатриси.

Ультразвукова хвиля, поширюючись у середовищі, утворює періодичні локальні деформації. Розглянемо для прикладу поширення поздовжньої акустичної хвилі в ізотропному середовищі вздовж осі Z. У цьому випадку деформація в середовищі має вигляд:

$$u = u_0 \cos(k_a z) \cos(\Omega t), \qquad (41.2)$$

де Ω - частота звукових коливань; k_a - хвильовий вектор акустичної хвилі: $|k_a| = 2\pi\Lambda$, Λ - довжина звукової хвилі. Внаслідок фотопружного ефекту ці деформації викликають появу періодичних смуг показника заломлення, які поширюються зі швидкістю звуку. При достатньо високій частоті звукової хвилі, коли її довжина стає сумірною з довжиною світлової хвилі λ, виникає дифракція світла на такій фазовій ґратці (рис. 41.1). Характер спостережуваної дифракції залежить від співвідношення частот світлової та акустичної хвиль, напрямку хвильових векторів звукової та світлової хвиль, а також від геометричних факторів.

Розрізняють два типи дифракції: Рамана - Ната та Брегга. Введемо параметр Q, що характеризує режим дифракції: $Q = 2\pi\lambda L/\Lambda^2$, де L - довжина звукового стовпа. Зміст цього параметра такий. Коли частота звуку є порівняно низькою, а напрям поширення світла паралельний фронту акустичної хвилі і його шлях крізь звукопровідне середовище малий ($Q << 1$). характер проходження світла крізь акустооптичну ґратку цілком аналогічний дифракції на тонкій фазовій ґратці. В цьому випадку оптична неоднорідність середовища, зв'язана із зміною показника заломлення акустичною хвилею, впливає лише на фазу світла, що пройшло через акустичний стовп.



Рис. 41.1. Схема акустооптичного елемента та дифракції світла:
1 - акустооптичний матеріал, 2 - п'єзоперетворювач, L, l - розміри елемента,
Λ - довжина акустичної хвилі, k, k_a та k_g - хвильові вектори відповідно світлової,
акустичної та дифрагованої світлової хвилі, θ - кут дифракції.

Таким чином, світлове поле в площині x = l модульоване лише по фазі, але постійне по амплітуді. Оскільки швидкості світлової та акустичної хвиль відрізняються на шість порядків, така акустооптична комірка буде для падаючого світла квазістаціонарною фазовою дифракційною граткою. Дифракційна картина буде змінюватись практично миттєво разом із змінами механічних напружень. Якщо на вході акустооптичної комірки (x = 0) світлова хвиля має плоский фронт з амплітудою E_0, то при x = l у випадку стоячої акустичної хвилі, коли хвиля відбивається від заднього торця комірки,

$$E(l) = E_0 \exp[ikl(n + \Delta n \cos(k_a z) \cos(\Omega t)], \qquad (41.3)$$

а у випадку біжучої хвилі, коли звукова хвиля затухає на задньому торці звукопроводу,

$$E(l) = E_0 \exp[ikl(n + \Delta n \cos(k_a z - \Omega t)], \qquad (41.4)$$

де Δn - амплітуда зміни показника заломлення середовища під дією звукової хвилі. За відомим світловим полем у площині x = l можна знайти розподіл світлової інтенсивності в довільній точці x > l. Як правило, представляє інтерес поле в дальній зоні на відстанях, великих порівняно з розмірами комірки. Розподіл інтенсивності в дифракційному спектрі у вихідній площині об'єктива описується інтегралом вигляду:

$$\frac{b}{\lambda} \int_{-L/2}^{L/2} E_{x=l} \exp(ikz \sin\theta)\, dz, \qquad (41.5)$$

де b і L - поперечні розміри (вздовж осей Y і Z) дифракційної ґратки; θ - кут спостереження. Підставляючи в (41.5) значення E із (41.3) і (41.4), одержимо для біжучої хвилі

$$E = E_0 \frac{bL}{\lambda} \exp(iknl) \sum_{m=-\infty}^{+\infty} \exp\left[im\left(\Omega t - \frac{\pi}{2} \right)\right] \Im_m(k\Delta nl) \frac{\sin\left[\left(\frac{\pi L}{\lambda}\right)\left(\sin\theta - \frac{m\lambda}{\Lambda}\right)\right]}{\left(\frac{\pi L}{\lambda}\right)\left(\sin\theta - \frac{m\lambda}{\Lambda}\right)}, \quad (41.6)$$

а для стоячої хвилі

$$E = E_0 \frac{bL}{\lambda} \exp(iknl) \sum_{m=-\infty}^{+\infty} (-i)^m \Im_m(k\Delta nl) \frac{\sin\left[\left(\frac{\pi L}{\lambda}\right)\left(\sin\theta - \frac{m\lambda}{\Lambda}\right)\right]}{\left(\frac{\pi L}{\lambda}\right)\left(\sin\theta - \frac{m\lambda}{\Lambda}\right)}, \quad (41.7)$$

де $\Im_m$ - функція Бесселя m-го порядку. Звідси знаходимо напрямки головних дифракційних максимумів (рис. 41.2,*а*)

$$\sin\theta_m = \frac{m\lambda}{\Lambda}, \quad (41.8)$$

де m - порядок дифракційного максимуму.

Одержані вирази (41.6) і (41.7) визначають частоти та інтенсивності дифракційних максимумів різних порядків. При нормальному падінні світла на акустооптичний елемент дифракційна картина спостерігається у вигляді симетричних дифракційних максимумів різних порядків m: нульового, ±1-го, ±2-го і т. п. (рис. 41.2), кути між якими визначаються співвідношенням (41.8). У випадку біжучої хвилі відносні інтенсивності максимумів пропорційні квадрату функції Бесселя m-го порядку:

$$I_m = I_0 \Im_m^2(\Psi), \quad (41.9)$$

де $\Psi = 2\pi l\Delta n/\lambda$ - індекс фазової модуляції світлової хвилі. У випадку ізотропного матеріалу величина Δn зв'язана з величиною пружної деформації u, що виникає при проходженні ультразвукової хвилі, співвідношенням $\Delta n = -uPn_0^3/2$, де P - фотопружний коефіцієнт; n_0 - показник заломлення; u - деформація.

Важливою особливістю акустооптичного ефекту є зсув по частоті в дифракційних максимумах m-го порядку згідно із співвідношенням:

$$\omega_m = \omega_0 \pm m\Omega, \quad (41.10)$$

де ω_0 - кругова частота падаючого світла; ω_m - дифрагованого. Цей зсув виникає внаслідок ефекту Доплера при дифракції на рухомій дифракційній гратці.

При дифракції світла на стоячій акустооптичній хвилі з'являється амплітудна модуляція кожного з максимумів з нульовим включно. Це зв'язано з тим,



а) *б)*

Рис. 41.2. Схема дифракції Рамана - Ната (*а*) та Брегга (*б*).

що стояча звукова хвиля еквівалентна нерухомій фазовій гратці із змінною в часі величиною Δn. Вираз для інтенсивності m-го порядку має вигляд:

$$I_m = I_0 \Im_m^2 (\Psi \cos\Omega t) . \qquad (41.11)$$

На відміну від (41.9) тут аргумент залежить від часу. Величина аргументу Ψ функції Бесселя у (41.11), що визначає інтенсивності дифракційних максимумів, пропорційна пружній деформації u. Для біжучої хвилі існує зв'язок між деформацією та акустичною потужністю W:

$$u^2 = \frac{2W}{S\rho v}, \qquad (41.12)$$

де S - площа поперечного перерізу акустичного стовпа; ρ - густина середовища; v - швидкість звуку в середовищі. Підставляючи у вираз для індексу фазової модуляції $\Psi = 2\pi l\Delta n/\lambda$ значення u із (41.12), одержуємо:

$$\Psi = \frac{\pi n_0^3 W}{\lambda}\sqrt{\frac{2Wl^2}{S\rho v^3}}. \qquad (41.13)$$

При малих Ψ інтенсивність світла в першому дифракційному максимумі може бути записана у вигляді:

$$I_1 \cong I_0 \frac{\pi^2 n_0^6 P^2 l^2}{2\lambda^2 \rho v^3 S} W = I_0 \frac{\pi^2 l^2}{2\lambda^2 S} MW. \qquad (41.14)$$

Таким чином, ефективність фотопружного матеріалу характеризується величиною, що називається *акустичною добротністю*:

$$M = \frac{n_0^6 P^2}{\rho v^3}. \qquad (41.15)$$

Інтенсивність світла, що приходиться на перший дифракційний максимум, відносно невелика внаслідок її розподілу по багатьох максимумах

(рис. 41.2). Тому в більшості випадків практичного застосування акустооптичних пристроїв використовують режим дифракції Брегга, при якому енергія світлового пучка перерозподіляється лише між двома максимумами - нульовим і першим (рис. 41.2). Цей тип акустооптичної дифракції реалізується у випадку, коли виконується умова $Q > 1$. Вона має місце, коли кут падіння світлового пучка на акустооптичний елемент відмінний від 90°. У цьому випадку світловий промінь перетинає багато фронтів акустичної хвилі і відбувається дифракція на "товстій" ґратці, тобто на об'ємній періодичній структурі, аналогічно розсіюванню рентгенівських променів на кристалічній ґратці. Умова такої дифракції визначається відомою формулою Вульфа - Брегга:

$$\sin\varphi = \lambda/2\Lambda. \qquad (41.16)$$

Як випливає із (41.16), спостереження бреггівської дифракції можливе лише при падінні світла під певним кутом φ. При цьому після зразка виникає лише один (перший) порядок дифракції, в якому може бути зосереджена практично вся енергія світлового пучка, тобто дифракційна ефективність, що залежить від інтенсивності звукової хвилі та довжини взаємодії, може наближатись до 100%. Взаємодія світлової та акустичної хвиль можлива при виконанні співвідношень:

$$k_g = k_n \pm k_a; \qquad \omega_g = \omega_n \pm \Omega, \qquad (41.17)$$

які випливають із законів збереження енергії та імпульсу. Тут k_n і ω_n - хвильовий вектор та частота падаючого світла, k_g і ω_g - відповідні величини для дифрагованого світла, а k_a і Ω - для акустичної хвилі. Враховуючи малість Ω порівняно з ω_g і ω_n, одержимо для ізотропного середовища $|k_g| \approx |k_n|$.

Завдання до лабораторної роботи

Завдання 1. Одержання дифракції оптичного променя на акустичній хвилі.

1.1. Зібрати оптичну схему (рис. 41.3), що включає джерело світла (лазер) 1, фокусуючу лінзу 2, акустооптичний елемент 3, генератор синусоїдальних сигналів (типу Г3-41) 4, колімуючу лінзу 5, фотоприймач 6, розміщений на столику з мікрометричним гвинтом 7. Акустооптичний елемент 3 складається із звукопроводу 8 і п'єзоперетворювача 9 у вигляді пластинки з кристала $LiNbO_3$ з резонансною частотою п'єзоколивань f = 30 МГц. Внаслідок малої довжини акустооптичної взаємодії з допомогою вказаного вище обладнання можна спостерігати лише дифракцію Рамана - Ната.

1.2. Увімкнути прилади. Встановити на генераторі значення вихідної частоти 30 МГц та вихідну напругу 50 В.

1.3. Встановити перед фотоприймачем екран і спостерігати проходження світлового пучка та утворення дифракційних максимумів, розміщених симетрично відносно центрального (нульового).

Завдання 2. Вимірювання довжини та швидкості ультразвукової хвилі, дослідження частотної характеристики акустооптичного модулятора.

2.1. Оцінити довжину Λ та швидкість поширення v ультразвукової хвилі у звукопроводі за співвідношенням, що випливає із (41.7) та (41.8):

$$v = \frac{\lambda f}{\theta_m}, \qquad \Lambda = \frac{m\lambda}{\sin\theta_m},$$

де f - частота звуку; θ_m - кут дифракції. Врахувати, що довжина світлової хвилі He-Ne лазера $\lambda = 0{,}6328$ мкм.

2.2. Виміряти частотну характеристику акустооптичного модулятора. Для цього за допомогою фотоприймача та рухомого столика з гвинтом виміряти зміщення першого дифракційного максимуму в діапазоні частот від 12 до 30 МГц через 1 МГц. Використовуючи результати вимірювань, побудувати графік залежності кута дифракції першого порядку від частоти ультразвукової хвилі.



Рис. 41.3. Блок-схема установки для дослідження акустооптичних параметрів діелектриків: 1 - оптичний квантовий генератор (лазер), 2 - фокусуюча лінза, 3 - акустооптичний елемент, 4 - генератор синусоїдальних сигналів (типу Г3-41), 5 - колімуюча лінза, 6 - фотоприймач, 7 - оптичний столик з мікрометричним гвинтом (екран розміщено на віддалі фокусної відстані F від лінзи 5, фотоприймач переміщується вздовж осі Z, яка паралельна площині екрана), акустооптичний елемент включає звукопровід 8 та п'єзоперетворювач 9.

Завдання 3. Визначення критерію акустооптичної добротності.

3.1. Виміряти співвідношення інтенсивності дифракційних максимумів у нульовому, першому, другому та третьому порядках, порівняти розподіл енергії по дифрагованих пучках за співвідношеннями (41.9) та (41.14).

3.2. За формулою (41.15) визначити коефіцієнт акустооптичної якості M досліджуваного матеріалу та порівняти його з параметрами відомих акустооптичних середовищ.

Зміст звіту

Звіт про виконану роботу повинен містити:

- назву та мету роботи;
- короткі теоретичні відомості;
- короткий опис методики експерименту, блок-схему установки;
- результати вимірювань довжини та швидкості ультразвукової хвилі в досліджуваному середовищі, коефіцієнта акустооптичної якості та їхні частотні характеристики;
- порівняння з літературними даними або аналогами, висновки.

Контрольні запитання

1. У чому полягає акустооптичний ефект?
2. Яка різниця між режимами дифракції Рамана - Ната і Брегга?
3. Які параметри визначають коефіцієнт акустооптичної якості, як можна його покращити?
4. Поясніть блок-схему установки для дослідження акустооптичного ефекту.
5. Як експериментально визначити швидкість поширення ультразвукової хвилі та відносну акустооптичну добротність матеріалу?

* * *

Список рекомендованої та використаної літератури

1. Ю. М. Поплавко. Физика диэлектриков. - К.: Вища школа, 1980.
2. И. С. Рез, Ю. М. Поплавко. Диэлектрики. Основные свойства и применения в электронике. - М.: Радио и связь, 1989.
3. Б. А. Струков, А. П. Леванюк. Физические основы сегнетоэлектрических явлений в кристаллах. 2-е изд. - М.: Наука, 1995.
4. А. С. Сонин, Б. А. Струков. Введение в сегнетоэлектричество. - М.: Высшая школа, 1970.
5. А. Ярив, П. Юх. Оптические волны в кристаллах. - М.: Мир, 1987.
6. А. Ярив. Квантовая электроника. - М.: Сов. радио, 1980.
7. Дж. Барфут, Дж. Тейлор. Полярные диэлектрики и их применение. - М.: Мир, 1981.
8. М. Лайнс, А. Гласс. Сегнетоэлектрики и родственные им материалы. - М.: Мир, 1981.
9. Ю. М. Высочанский, В. Ю. Сливка. Сегнетоэлектрики семейства $Sn_2P_2S_6$. Свойства в окрестности точки Лифшица. - Львів: Оріана-Нова, 1994.
10. Физика твердого тела. Спецпрактикум / Под ред. Б. А. Струкова. - М.: Изд-во МГУ, 1983.

ЗМІСТ

ПЕРЕДМОВА 3

НАПІВПРОВІДНИКОВІ ПРИЛАДИ 5

1. Дослідження випрямних діодів 5
2. Дослідження стабілітронів та варикапів 17
3. Дослідження статичних характеристик біполярного транзистора 23
4. Вимірювання параметрів біполярного транзистора та перевірка моделі Молла - Еберса 28
5. Залежність параметрів біполярного транзистора від режиму роботи 36
6. Дослідження статичних характеристик напівпровідникових приладів з від'ємним опором 42
7. Дослідження статичних характеристик польових транзисторів з p-n-переходом 52
8. Дослідження статичних характеристик МДН-транзисторів 58

Список рекомендованої та використаної літератури 67

ІНТЕГРАЛЬНІ СХЕМИ 68

9. Дослідження електронних ключів на біполярних транзисторах 68
10. Дослідження електронних ключів на польових транзисторах 74
11. Вивчення логічних елементів 81
12. Вивчення параметрів цифрових мікросхем 87
13. Дослідження базового логічного елемента мікросхем транзисторно-транзисторної логіки 95
14. Дослідження базового логічного елемента цифрових мікросхем серії емітерно-зв'язаної логіки 104
15. Дослідження базового логічного елемента цифрових мікросхем на КМОН-транзисторах 111
16. Вивчення комбінаційних пристроїв цифрової електроніки 118
17. Вивчення мікросхем комбінаційного типу серій ТТЛ і КМОН 129
18. Дослідження основних структур тригерів 137
19. Дослідження регістрів 148
20. Дослідження лічильників імпульсів 157
21. Дослідження операційного підсилювача 165
22. Моделювання аналогових функціональних вузлів на операційних підсилювачах 172
23. Дослідження аналогових компараторів 178
24. Дослідження інтегральних стабілізаторів напруги 184

Список рекомендованої та використаної літератури 190

МІКРОПРОЦЕСОРИ 191
25. Ознайомлення з роботою на навчальній мікро-ЕОМ 191
26. Написання та виконання простих програм 202
27. Уведення-виведення даних, організація умовних переходів 211
28. Підпрограма і стек 219
29. Організація обміну інформацією. Інтерфейси мікро-ЕОМ 226
30. Моделювання вимірювальної системи на базі мікро-ЕОМ 236
31. Основи програмування системи КАМАК 246
Додаток. Система команд мікропроцесора Intel 8080 263
Символи і скорочення 269
Команди передачі даних 270
Арифметичні команди 272
Логічні команди 276
Команди переходів 280
Команди стека, уведення-виведення та керування 282
Список рекомендованої та використаної літератури 285

ДІЕЛЕКТРИЧНІ МАТЕРІАЛИ ДЛЯ ФУНКЦІОНАЛЬНОЇ ЕЛЕКТРОНІКИ 286
32. Дисперсія діелектричної проникності 287
33. Діелектричний гістерезис у сегнетоелектричних кристалах 303
34. Перемикання поляризації в сегнетоелектричних кристалах 311
35. Діелектричні властивості сегнетоелектричних кристалів 318
36. Температурна залежність теплоємності кристалів в околі структурних фазових переходів 331
37. Електретний стан у діелектриках 341
38. П'єзоелектричні властивості кристалів 353
39. Піроелектричні властивості діелектричних кристалів 362
40. Електрооптичний ефект та електрооптична модуляція світла 371
41. Акустооптичний ефект у діелектричних матеріалах 378
Список рекомендованої та використаної літератури 384

Навчальний посібник

ВИСОЧАНСЬКИЙ Юліан Миронович, ГОРВАТ Андрій Андрійович,
ГРАБАР Олександр Олексійович, МОЛНАР Олександр Олександрович,
МОЛНАР Шандор Берталонович, НАКОНЕЧНИЙ Юрій Сергійович,
ФЕДЕЛЕШ Василь Іванович

ТВЕРДОТІЛЬНА ЕЛЕКТРОНІКА

Лабораторний практикум

Редактор *В. Петраш*
Коректори *Г. Безвершенко, Л. Філь*
Комп'ютерна верстка *І. Метельова, В. Сільваші*

Підписано до друку 25.12.2001. Формат 70x100/16. Папір офсетний.
Гарнітура Times New Roman. Друк офсетний. Умовн. друк. арк. 31.28.
Тираж 600. Замовлення 125.

Інформаційно-видавниче агентство "ІВА". свідоцтво про реєстрацію ДК № 380 від 26.03.2001.
88006. м. Ужгород. вул. Гагаріна. 101.

Видрукувано: Інформаційно-видавниче агентство "ІВА"

Твердотільна електроніка: Лабораторний практикум: Навч. посіб-
Т26 ник / Ю. М. Височанський, А. А. Горват, О. О. Грабар та ін. - Ужгород: ІВА, 2001. - 388 с.
ISBN 966-7400-17-9

У посібнику наведені описи лабораторних робіт практикуму з фізичних основ роботи напівпровідникових приладів, схемотехніки, мікропроцесорної техніки та властивостей діелектричних матеріалів для функціональної електроніки. Кожна робота містить теоретичні відомості, методику проведення досліджень, експериментальні завдання, вимоги до звіту та питання для контролю знань. Завдання практикуму передбачають можливість самостійного планування експерименту та містять елементи наукового дослідження.

Практикум розрахований, у першу чергу, на студентів фізичних та фізико-технічних факультетів університетів, а також може бути корисним для майбутніх фахівців з приладобудування, електронних систем та інших спеціальностей.

ББК 32.85

ISBN 966-7400-17-9