**МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ**

**ДВНЗ «УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»**

**Факультет інформаційних технологій**

**Кафедра інформаційних управляючих систем і технологій**

**Мікроконтролерні та робототехнічні системи**

**Навчально-методичний посібник**

**УЖГОРОД – 2016**

**Мікроконтролерні та робототехнічні системи**: методичні рекомендації до вивчення курсу для студентів напрямку «Програмна інженерія» факультету інформаційних технологій УжНУ / Розробник: О.М. Левчук. – Ужгород: Видавництво УжНУ «Говерла», 2016. – 72 с.

Методичний посібник з курсу «Мікроконтролерні та робототехнічні системи» містить деякі теоретичні відомості, опис предмету навчальної дисципліни у відповідності до болонського процесу, зміст лекційних тем курсу, мету та завдання курсу, перелік використаних джерел.

**Розробник:** Левчук О.М., к.т.н., доцент кафедри інформаційних управляючих систем та технологій факультету інформаційних технологій УжНУ.

**Рецензенти:**

* Міца О.В., к.т.н., доцент кафедри інформаційних управляючих систем і технологій факультету інформаційних технологій УжНУ;
* Коцовський В.М., к.т.н., доцент кафедри інформаційних управляючих систем і технологій факультету інформаційних технологій УжНУ.

**Рекомендовано** кафедрою програмного забезпечення систем.

Протокол № 7 від 2 лютого 2016 року.

**Рекомендовано** Вченою радою факультету інформаційних технологій.

.

©УжНУ, 2016

**ЗМІСТ**

Вступ. Мета і завдання курсу …………………………………………2

1.Загальні відомості про МП-техніку. Базова термінологія.

Класифікація МП та їх основні параметри, МП-комплекти………...3

2.Організація обміну інформацією………………...…………….…….5

3.Функціонування МП-пристроїв і систем..…...…………………….14

4.Мікропроцесори фірми Intel молодших поколінь. 8-розрядні МП..16

5.Архітектура і мікроархітектура процесорів.

Покоління процесорів…………………………………………………18

6.Мікропроцесор I80386 (і386).………………...……………………24

7.486: FPU і множники.……...…………………...……………………26

8.Мікропроцесори Pentium п’ятого покоління...……………………27

9.Мікропроцесори шостого покоління.………...……………………28

10.Процесори сьомого покоління.……………...……………………31

11.Організація мікроконтролерів. Процесорне ядро МК….………32

12.Пам'ять програм і даних МК………………...……………………37

13.Таймери і процесори подій ………………...…………………..…41

14.Модуль переривань МК ………………...…………………………42

15.Мінімізація енергоспоживання в системах на основі МК………43

16.Тактові генератори МК..………………...…………………………45

17.Основні особливості мікроконтролерів серії PIC.………………46

18.Робототехнічні системи. Базова термінологія…..………………49

19.Функціональна схема системи управління роботом……………53

20.Приводи промислових роботів……………….…..………………56

21.Системи програмного управління промислових роботів………62

22.Класифікація ПР і системи координат……………………………65

Література.…………………...…………………...……………………72

## Вступ

В посібнику розглядаються основні поняття микроконтролерних та робототехнічних систем, їх класифікації, характеристики; архітектура процесорів, їх покоління; організація мікроконтролерів, пам'ять програм і даних мікроконтролерів; тактові генератори МК; приводи промислових роботів тощо.

Дано опис предмета навчальної дисципліни у відповідності до болонського процесу, сформовано мету та завдання курсу дисципліни «**Мікроконтролерні та робототехнічні системи**», викладено зміст лекційних тем курсу, та перелік навчально-методичної літератури.

**Мета і завдання курсу**

**Мета:** навчання студентів принципам роботи та проектування сучасних мікропроцесорних, мікроконтролерних та робототехнічних систем.

**Завдання:** засвоєння методів програмування мікроконтролерних та робототехнічних пристроїв, комплексів та систем.

У результаті вивчення навчальної дисципліни студент повинен

**знати:**

* базову термінологію;
* класифікацію, архітектуру та організацію МП;
* організацію зв’язку мікроконтролерів;
* організацію обміну інформацією;
* функціональну схему системи управління роботом;
* інформаційні системи та моделі управління роботами.

**вміти:**

* перетворювати цифрові та аналогові сигнали;
* програмувати паралельний порт обчислювальної машини;
* керувати однокроковими двигунами;
* програмувати траєкторію руху робота.
1. **Загальні відомості про МП-техніку. Базова термінологія. Класифікація МП та їх основні параметри, МП-комплекти.**

**1.1. Загальні відомості про мікропроцесорну техніку.**

Мікропроцесори і мікроЕОМ — масова продукція електронної промисловості. Знання основ мікропроцесорної техніки необхідні інженерам будь-якого профілю, особливо інженерам-системотехнікам, інженерам-конструкторам та інженерам-технологам обчислювальних систем (ОС).

Мікропроцесори (МП) знайшли широке застосування в сучасних ОС та радіоелектронних пристроях (РЕП), технологічних системах контролю, гнучких автоматизованих та інших виробництвах. Використання МП сприяло значному підвищенню продуктивності праці, поліпшенню якості апаратури різного призначення. Завдяки застосуванню МП і мікроЕОМ у технічних системах розширилися функціональні можливості апаратури, підвищились її надійність і стабільність функціонування, якість обробки інформації.

Перспективи та можливості застосування МП і мікро-ЕОМ в обчислювальних системах ще повністю не розкриті. Постійно вдосконалюються технологія та архітектура МП. Так, розрядність сучасних однокристальних МП досягає 64 біт. При використанні МП і мікроЕОМ розробники повинні вміти оцінювати можливості їх архітектури та технічні характеристики, а також володіти мовами програмування різних рівнів.

До основних понять мікропроцесорної техніки належать: «мікропроцесор», «ІС», «ІМС», «ВІС», «НВІС», «мікропроцесорний комплект ВІС», «мікропроцесорний пристрій», «мікропроцесорна система», «мікропроцесорна техніка», «мікроЕОМ» (загального призначення та спеціалізовані), «вбудована мікроЕОМ», «комп'ютер персональний», «побутовий персональний комп'ютер», «професійний персональний комп'ютер», «мікроконтролер» та ін.

Крім того, в мікропроцесорній техніці використовують поняття, властиві взагалі обчислювальній техніці, зокрема «магістраль», «шина», «інтерфейс», «системний інтерфейс», «малий інтерфейс», «адаптер», «протоколи», «лінія інтерфейсу» та ін.

Одним з головних, базовим поняттям мікропроцесорної техніки, є «мікропроцесор».

*Мікропроцесор* — складний програмно-керований пристрій, призначений для обробки цифрової інформації та керування процесом цієї обробки, виконаний у вигляді однієї чи кількох інтегральних мікросхем підвищеного ступеня інтеграції (ВІС чи НВІС).

*Інтегральна мікросхема (ІМС)* — мікроелектронний виріб, що виконує певну функцію перетворення, обробку сигналів і (чи) накопичення інформації, який має велику щільність упакування електрично-з'єднаних елементів (чи елементів і компонентів) та (чи) кристалів і розглядається щодо вимог випробувань, постачання та експлуатації як єдине ціле.

*Напівпровідникова ІМС —* інтегральна мікросхема, всі елементи та міжелементні з'єднання якої виконані все­редині й на поверхні напівпровідника.

*Цифрова ІМС*— інтегральна мікросхема, призначена для перетворення й обробки сигналів, що змінюються за законом дискретної функції.

*Ступінь інтеграції* — показник ступеня складності ІМС, що характеризується кількістю елементів і компонентів, які містяться в ній. Ступінь інтеграції визначається за формулою **k=lg N**, де **k**— коефіцієнт, що визначає ступінь інтеграції, значення якого округлюється до найбільшого цілого числа; *N* — число елементів і компонентів ІМС.

*Велика інтегральна мікросхема (ВІС)* — інтегральна мікросхема, що містить 500 і більше елементів, виготовлених за біполярною технологією, або 1000 і більше елементів, виготовлених за МДП-технологією, *надвелика інтегральна схема (НВІС) —* понад 10 000 елементів.

*Комплект ВІС* — сукупність типів ВІС, що виконують різноманітні функції, сумісні за архітектурою, конструктивним виконанням та електричними параметрами і забезпечують можливість їх сумісного використання при виготовленні мікропроцесорної техніки.

*Мікропроцесорний комплект (МПК)* — сукупність мікропроцесорних та інших ІМС, які сумісні за архітектурою, конструктивним виконанням та електричними параметрами і забезпечують можливість їх сумісного використання.

*Мікропроцесорний пристрій (МПП)*— функціонально і конструктивно закінчений виріб, що є схемно-конструктивним з'єднанням кількох мікросхем, у тому числі одного чи декількох мікропроцесорів, призначений для виконання однієї чи кількох з функцій: одержання, обробка, передання, перетворення інформації та керування.

*Мікропроцесорна система (МПС)*— сукупність значної кількості функціональних пристроїв, одним з яких є мікропроцесор.

Мікропроцесор є ядром цієї системи і виконує функції центрального пристрою керування та пристрою арифметично-логічного перетворення даних. Всі пристрої МПС мають стандартний інтерфейс і підключаються до єдиної інформаційної магістралі.

*Мікропроцесорна техніка*— мікропроцесори і пристрої обчислювальної техніки та автоматики, виконані на їх основі.

*МікроЕОМ загального призначення*— мікроЕОМ, що мають великі операційні ресурси, пристосовані для обробки різноманітних числових і текстових даних та призначені для користування в обчислювальних центрах.

*Спеціалізовані ЕОМ*— ЕОМ, призначені для реалізації певного конкретного алгоритму: перетворення Фур'є, обчислення кореляційних функцій та ін. Вони є вузькопрофільними ЕОМ з обмеженою кількістю команд.

*Комп'ютер персональний (персональна ЕОМ)**—* діалогова система індивідуального користування, реалізована на базі мікропроцесорних засобів, малогабаритних зовнішніх запам'ятовуючих пристроїв і пристроїв реєстрації даних, які забезпечують доступ до всіх ресурсів ЕОМ за допомогою розвинутої системи програмування мовою високого рівня. Це невелика за розміром і вартістю універсальна мікроЕОМ, призначена для індивідуального користування.

*Мікроконтролер* — керований пристрій, виконаний на одному чи кількох кристалах, функціями якого є логічний аналіз і керування.

* 1. **Класифікація мікропроцесорів та їх основні параметри.**

За кількістю ВІС розрізняють однокристальні, багатокристальні та багатокристальні секціоновані МП.

*Однокристальні МП* реалізують усі апаратні засоби процесора у вигляді однієї ВІС або НВІС. Однокристальний МП має фіксовану розрядність, набір команд і конструктивно виконаний у вигляді однієї інтегральної схеми (ІС). Усі здійснювані ним операції визначаються набором команд МП. Особливістю однокристального МП є наявність внутрішньої магістралі для передачі внутрішніх інформаційних даних і керуючих сигналів. Можливості цих МП обмежені апаратурними ресурсами кристала і корпуса, але із збільшенням ступеня інтеграції кристала та кількості виводів корпуса параметри МП безперервно поліпшуються.

У *багатокристальних МП* логічна структура розподіляється на функціонально закінчені частини, які реалізуються у вигляді окремих ВІС та НВІС або окремих кристалів в одній НВІС.

*Багатокристальні секціоновані МП* складаються з набору мікропроцесорних секцій.

*Мікропроцесорна секція**—* мікропроцесорна інтегральна схема, яка реалізує частину МП і має засоби простого функціонального об'єднання з однотипними або іншими мікропроцесорними секціями для побудови закінчених МП, МПП або мікроЕОМ.

Керування секціонованими МП здійснюється мікропрограмними засобами. До секціонованих МПК належать ВІС серій: К1800, КР1802, КМ1804 та ін. Головне їх призначення — створення високопродуктивних багаторозрядних МП і МПС, на базі яких реалізуються різноманітні керуючі обчислювальні системи.

Основу МПК ВІС становить базовий комплект ІМС однієї серії. Він може складатися з ІС однокристального МП з фіксованими розрядністю та набором команд або комплекту ВІС однокристального МП.

За типом оброблюваних сигналів розрізняють *цифрові* та *аналогові МП.* В обох типах МП обробка інформації цифрова. В цифрових МП обробляються суто цифрові сигнали, а в аналогових для обробки аналогових сигналів вбудовано аналого-цифровий пристрій (АЦП) і цифро-аналоговий перетворювач (ЦАП). У них вхідні аналогові сигнали передаються в МП через АЦП, обробляються в цифровій формі, перетворюються на аналогову форму в ЦАП і надходять на вихід.

1. **Організація обміну інформацією.**

**2.1. Цикли обміну інформацією.**

Саме головне, що повинен знати виробник мікропроцесорних систем - це принципи організації обміну інформацією із шин таких систем. Без цього неможливо розробити апаратну частину системи, а без апаратної частини не буде працювати ніяке програмне забезпечення.

Обмін інформацією в мікропроцесорних системах відбувається в *циклах обміну інформацією*. Під циклом обміну інформацією розуміється часовий інтервал, протягом якого відбувається виконання однієї елементарної операції обміну шиною. Наприклад, пересилання коду даних із процесора в пам'ять чи пересилання коду даних із пристрою вводу/виводу в процесор. У межах одного циклу також може передаватися і кілька кодів даних, навіть цілий масив даних, але це зустрічається рідше.

Цикли обміну інформацією поділяються на два основних типи:

* Цикл запису (виводу), у якому процесор записує (виводить) інформацію;
* Цикл читання (вводу), у якому процесор читає (уводить) інформацію.

У деяких мікропроцесорних системах існує також цикл "читання-модифікація-запис" чи ж "ввід-пауза-вивід". У цих циклах процесор спочатку читає інформацію з пам'яті чи пристрою введення/виведення, потім перетворить її і знову записує по тій же адресі.

Особливе місце займають цикли прямого доступу до пам'яті і цикли запиту і надання переривання. Під час кожного циклу пристрої, що беруть участь в обміні інформацією, передають один одному інформаційні і керуючі сигнали в строго встановленому порядку, або, як ще говорять, відповідно до прийнятого *протоколу обміну інформацією*.

Тривалість циклу обміну може бути постійною чи змінною, але вона завжди містить кілька періодів сигналу тактової частоти системи. Тобто навіть в ідеальному випадку частота читання інформації процесором і частота запису виявляються в кілька разів менше тактової частоти системи.

Читання кодів команд із пам'яті системи також відбувається за допомогою циклів читання. Тому у випадку одношинної архітектури на системній магістралі чергуються цикли читання команд і цикли пересилання даних, але протоколи обміну залишаються незмінними незалежно від того, що передається - дані чи команди. У випадку двохшинної архітектури цикли читання команд і запису чи читання даних розділяються за різними шинами і можуть виконуватися одночасно.

### **2.2. Шини мікропроцесорної системи.**

У системну магістраль (системну шину) мікропроцесорної системи входить три основні інформаційні шини: адреси, даних і управління.

*Шина даних* - це основна шина, заради якої і створюється вся система. Кількість її розрядів (ліній зв'язку) визначає швидкість і ефективність інформаційного обміну, а також максимально можливу кількість команд.

Шина даних завжди двонапрямлена, тому що допускає передачу інформації в обидвох напрямках. Найчастіше зустрічається тип вихідного каскаду для ліній цієї шини - вихід із трьома станами.

Переважно шина даних має 8, 16, 32 чи 64 розряди. Зрозуміло, що за один цикл обміну по 64-розрядній шині може передаватися 8 байт інформації, а по 8-розрядній - тільки один байт. Розрядність шини даних визначає і розрядність усієї магістралі.

*Шина адреси*- друга за важливістю шина, яка визначає максимально можливу складність мікропроцесорної системи, тобто допустимий об'єм пам'яті і, отже, максимально можливий розмір програми і максимально можливий об'єм даних, які запам'ятовуються. Кількість адрес, забезпечуваних шиною адреси, визначається як 2^N, де N - кількість розрядів. Шина адреси може бути однонапрямленою чи двонапрямленою.

Для зниження загальної кількості ліній зв'язку магістралі часто застосовується мультиплексування шин адреси і даних. Тобто ті самі лінії зв'язку використовуються в різні моменти часу для передачі як адреси, так і даних. Для фіксації цих моментів (стробу) служать спеціальні сигнали на шині управління. Зрозуміло, що мультиплексована шина адреси/даних забезпечує меншу швидкість обміну, вимагає більш тривалого циклу обміну (Рис. 2.1). За типом шини адреси і шини даних усі магістралі також поділяються на мультиплексовані і немультиплексовані.


Рис. 2.1. Мультиплексування шин адреси і даних.

У деяких мультиплексованих магістралях після одного коду адреси передається кілька кодів даних (масив даних). Це дозволяє істотно підвищити швидкодію магістралі. Іноді в магістралях застосовується часткове мультиплексування, тобто частина розрядів даних передається немультиплексованими лініями, а інша частина - мультиплексованими з адресою лініям.

Шина управління - це допоміжна шина, керуючі сигнали на який визначають тип поточного циклу і фіксують моменти часу, що відповідають різним частинам чи стадіям циклу. Крім того, керуючі сигнали забезпечують узгодження роботи процесора з роботою пам'яті чи пристрою вводу/виводу (пристрою-виконавця, slave). Керуючі сигнали також обслуговують запит і надання переривань, запит і надання прямого доступу.

Сигнали шини управління можуть передаватися як у позитивній логіці (рідше), так і в негативній логіці (частіше). Лінії шини управління можуть бути як однонапрямленими, так і двонапрямленими. Типи вихідних каскадів можуть бути самими різними: із двома станами (для однонапрямлених ліній), із трьома станами (для двонапрямлених ліній), з відкритим колектором (для двонапрямлених і мультиплексованих ліній).

Самі головні керуючі сигнали - це строби обміну, тобто сигнали, які формуються процесором у визначені моменти часу, у які відбувається пересилання даних шиною даних, обмін даними. Найчастіше в магістралі використовуються два різних строби обміну:

* Строб запису (виводу), який визначає момент часу, коли пристрій-виконавець може приймати дані, що виставлені процесором на шину даних;
* Строб читання (вводу), який визначає момент часу, коли пристрій-виконавець повинен видати на шину даних код даних, що буде прочитаний процесором.

При цьому велике значення має те, як процесор закінчує обмін у межах циклу, у який момент він знімає свій строб обміну. Можливі два шляхи рішення:

* При *синхронному обміні* процесор закінчує обмін даними самостійно, з раз і назавжди встановленим часовим інтервалом витримки (tвит), тобто без врахування інтересів пристрою-виконавця;
* При *асинхронному обміні* процесор закінчує обмін тільки тоді, коли пристрій-виконавець підтверджує виконання операції спецсигналом.

За використовуваним типом обміну магістралі мікропроцесорних систем також поділяються на *синхронні т*а *асинхронні*.

#### 2.3. Цикли програмного обміну.

Розглянемо для прикладу випадок програмного обміну магістраллю ISA мікропроцесорної системи: цикли обміну на синхронній немультиплексованій магістралі ISA (Industrial Standard Architecture), яка запропонована фірмою IBM і широко використовується в персональних комп'ютерах. Спрощені цикли запису в пристрій вводу/виводу і читання з пристрою вводу/виводу наведені на Рис. 2.2 і 2.3.

Обидва цикли починаються з виставлення процесором (задатчиком) коду адреси на шину адреси SA (логіка на цій шині позитивна). Адреса залишається на шині SA до кінця циклу. Фаза адреси, однакова для обох циклів, закінчується з початком стробу обміну даними -IOR чи -IOW. Протягом фази адреси пристрій-виконавець повинен прийняти код адреси і розпізнати чи не розпізнати його. Якщо адреса розпізнана, виконавець готується до обміну.

У фазі даних циклу читання (Рис. 2.3) процесор виставляє негативний сигнал читання даних із пристрою вводу/виводу -IOR. У відповідь на нього пристрій-виконавець повинен видати на шину даних SD свій код даних (дані, які читаються). Логіка на шині даних позитивна. Через установлений час строб обміну -IOR знімається процесором, після чого знімається також і код адреси із шини SA. Цикл закінчується без врахування швидкодії виконавця.


Рис. 2.2. Цикл читання з ПВВ на магістралі ISA.


Рис. 2.3. Цикл запису в ПВВ на магістралі ISA.

Але так відбувається тільки у випадку основного, синхронного обміну. Крім нього на магістралі ISA також передбачена можливість асинхронного обміну. Для цього застосовується сигнал готовності каналу (магістралі) I/O CH RDY. Тип вихідного каскаду для даного сигналу - ВК, для запобігання конфліктів між пристроями-виконавцями. При синхронному обміні сигнал I/O CH RDY завжди позитивний.

Принципова відмінність асинхронного обміну магістраллю ISA від асинхронного обміну магістраллю Q-bus полягає в наступному: Якщо у випадку Q-bus сигнал підтвердження обов'язковий і його повинен формувати кожен виконавець, то у випадку ISA сигнал про неготовність виконавець може не формувати, якщо він устигає працювати в темпі процесора. Зате у випадку Q-bus до кінця циклу обміну процесор завжди упевнений, що пристрій-виконавець виконав необхідну операцію, а у випадку ISA такої впевненості немає.

У фазі даних циклу записи магістраллю ISA (Рис. 2.3) процесор виставляє на шину даних SD код записуваних даних і супроводжує їх стробом запису даних у пристрій вводу/виводу -IOW. Одержавши цей сигнал, пристрій-виконавець повинен прийняти із шини SD код записуваних даних. Якщо він не встигає зробити це в темпі процесора, то може зняти на потрібний час сигнал I/O CH RDY після одержання переднього фронту сигналу -IOW. Тоді процесор призупинить закінчення циклу запису.

#### 2.4. Цикли обміну за допомогою переривань.

Цикли обміну в режимі переривань будуються за тими ж принципами, що і цикли програмного обміну, але мають ряд специфічних особливостей.

Переривання в мікропроцесорних системах бувають двох типів:

* *векторні переривання*, що вимагають проведення циклу читання магістраллю;
* *радіальні переривання*, що не вимагають ніякого циклу обміну магістраллю.

При *векторному* перериванні код номера переривання передається процесору тим пристроєм вводу/виводу, який дане переривання запросив. Для цього процесор проводить цикл читання магістраллю, і по шині даних одержує код номера переривання. Шина адреси в даному циклі звичайно не використовується, тому що пристрій, що запросив переривання, і так знає, що процесор буде звертатися саме до нього. У цьому випадку в магістралі досить усього однієї лінії запиту переривання для всіх пристроїв вводу/виводу. Так організовані переривання, наприклад, у магістралі Q-bus.

При *радіальному* перериванні в магістралі існує стільки ліній запиту переривання, скільки усього може бути різних переривань. Тобто кожен пристрій вводу/виводу, який бажає використовувати переривання, подає сигнал запиту переривання по своїй окремій лінії. Процесор довідається про номер переривання за номером лінії, по якій прийшов сигнал запиту переривання. Ніяких циклів обміну магістраллю при цьому не потрібно. У випадку радіальних переривань у систему звичайно включається додаткова мікросхема контролера переривань, що обробляє сигнали запитів переривань. Саме так організовані переривання, наприклад, у магістралі ISA.

Який тип переривань краще - векторний чи радіальний?

Векторні переривання забезпечують системі велику гнучкість, у системі їх може бути дуже багато. Але зате вони вимагають додаткових апаратурних вузлів у всіх пристроях, які запитують переривання.

Радіальних переривань у системі звичайно не дуже багато (від 1 до 16). Кожне радіальне переривання вимагає введення додаткової лінії в шину управління системної магістралі. Але працювати з радіальними перериваннями простіше, тому що усе зводиться тільки до вироблення єдиного сигналу IRQ, і ніяких циклів обміну магістраллю не потрібно.

#### 2.5. Цикли обміну в режимі ПДП.

Цикли обміну в режимі прямого доступу до пам'яті виконуються за тими ж правилами, що і цикли програмного обміну, і цикли надання переривань.

Перш ніж почати обмін у режимі ПДП, пристрій, якому необхідний ПДП, повинен запросити ПДП і одержати його. Процедура запиту і надання ПДП дуже схожа на процедуру запиту і надання переривання. В обох випадках пристрій, що вимагає обслуговування, посилає сигнал запиту процесору. Однак у випадку ПДП процесор обов'язково повинен надати ПДП пристрою, що запросив, за допомогою спеціальних сигналів, тому що на час ПДП процесор відключається від магістралі. А при радіальних перериваннях надання переривання від процесора не потрібно.

На магістралі ISA запит/надання ПДП дуже нагадує організацію радіальних переривань (Рис. 2.4). Точно так само в системі існує контролер ПДП, до якого сходяться сигнали запиту ПДП, які носять назву DRQ, і від якого розходяться сигнали надання ПДП, що називаються -DACK.


Рис. 2.4. Структура зв'язків запиту/надання ПДП на магістралі ISA.

До кожного каналу ПДП (пари сигналів DRQ і -DACK) підключається тільки один пристрій, що запитує ПДП. Тип вихідних каскадів для цих сигналів -2С. Пристрій, що потребує ПДП, посилає сигнал запиту DRQ і отримує у відповідь сигнал надання -DACK. Після цього контролер ПДП проводить цикли обміну магістраллю між пристроєм вводу/виводу і пам'яттю.

#### 2.6. Функції пам'яті.

Пам'ять мікропроцесорної системи виконує функцію тимчасового чи постійного збереження даних і команд. Об'єм пам'яті визначає припустиму складність виконуваних системою алгоритмів, а також до деякої міри і швидкість роботи системи в цілому. Модулі пам'яті виконуються на мікросхемах пам'яті. Усе частіше в складі мікропроцесорних систем використовується флеш-пам'ять, що є енергонезалежною пам'яттю з можливістю багаторазового перезапису її вмісту.

Інформація в пам'яті зберігається в комірках, кількість розрядів яких дорівнює кількості розрядів шини даних процесора. Зазвичай вона кратна восьми. Допустима кількість комірок пам'яті визначається кількістю розрядів шини адреси як 2N, де N - кількість розрядів шини адреси. Найчастіше об'єм пам'яті виміряється в байтах незалежно від розрядності комірки пам'яті. Сукупність комірок пам'яті називається зазвичай *простором пам'яті* системи. Для під'єднання модуля пам'яті до системної магістралі використовуються блоки узгодження, що містять у собі дешифратор (селектор) адреси, схему обробки керуючих сигналів магістралі і буфери даних (Рис. 2.4).


Рис. 2.4. Структура модуля пам'яті.

*Оперативна пам'ять* спілкується із системною магістраллю в циклах читання і запису, постійна пам'ять - тільки в циклах читання. Переважно в складі системи існує кілька модулів пам'яті, кожний з який працює у своїй області простору пам'яті. Селектор адреси саме і визначає, яка область адреси простору пам'яті відведена даному модулю пам'яті. Схема управління виробляє в потрібні моменти сигнали дозволу роботи пам'яті (CS) і сигнали дозволу запису в пам'ять (WR). Буфери даних передають дані від пам'яті до магістралі чи від магістралі до пам'яті.

Пам'ять програми початкового запуску завжди виконується на ПЗП чи флеш-пам'яті. Саме з цієї області процесор починає роботу після увімкнення живлення і після скидання його за допомогою сигналу "RESET".

*Пам'ять для стеку чи стек* (Stack) - це частина ОП, яка призначена для тимчасового збереження даних у режимі LIFO (Last In - First Out).

Особливість стека в порівнянні з іншою оперативною пам'яттю - це заданий і незмінний спосіб адресації. При записі будь-якого числа (коду) у стек число записується за адресою, що визначається як уміст регістра показника стека, попередньо зменшене (декременоване) на одиницю. При читанні зі стека число читається з адреси, яка визначається вмістом показника стека, після чого цей уміст показника стека збільшується на одиницю. У результаті виходить, що число, записане останнім, буде прочитане першим, а число, записане першим, буде прочитане останнім. Така пам'ять називається LIFO чи пам'яттю магазинного типу.

Наступна спеціальна область пам'яті – це *таблиця векторів переривань*.

Узагалі, поняття переривання досить багатозначне. Під перериванням у загальному випадку розуміється не тільки обслуговування запиту зовнішнього пристрою, але і будь-яке порушення послідовної роботи процесора. Будь-яке переривання обробляється через таблицю векторів (покажчиків) переривань. У цій таблиці в найпростішому випадку знаходяться адреси початку програм обробки переривань, що і називаються векторами. Довжина таблиці може бути досить великою. Звичайно таблиця векторів переривань розташовується на початку простору пам'яті. Адреса кожного вектора і є номером переривання.

Нарешті, ще одна спеціальна область пам'яті мікропроцесорної системи – це *пам'ять пристроїв, підключених до системної шини*. Таке рішення дуже зручне. Тобто процесор одержує можливість звертатися до внутрішньої пам'яті пристроїв вводу/виводу чи якихось інших під'єднаних до системної шини пристроїв, як до своєї власної системної пам'яті. Зазвичай вікно в просторі пам'яті, що виділяється для цього, не надто велике.

Всі інші частини простору пам'яті, як правило, мають універсальне призначення. У них можуть розташовуватися як дані, так і програми.

#### 2.7. Функції пристроїв вводу/виводу.

Пристрої вводу/виводу обмінюються інформацією з магістраллю за тими ж принципами, що і пам'ять. Найбільш істотна відмінність з погляду організації обміну полягає в тому, що модуль пам'яті має в адресному просторі системи багато адрес, а пристрій вводу/виводу переважно має небагато адрес (зазвичай до десяти), а іноді і всього одну адресу.

Але модулі пам'яті системи обмінюються інформацією тільки з магістраллю, із процесором, а пристрої вводу/виводу взаємодіють ще і з зовнішніми пристроями, цифровими чи аналоговими. Тому розмаїтість пристроїв вводу/виводу незмірно більша, ніж модулів пам'яті. Часто використовуються ще й інші назви для пристроїв вводу/виводу: пристрої узгодження, контролери, карти розширення, інтерфейсні модулі та ін.

Поєднують усі пристрої вводу/виводу загальні принципи обміну з магістраллю і, відповідно, загальні принципи організації вузлів, що здійснюють узгодження з магістраллю. Спрощена структура пристрою вводу/виводу (точніше, його інтерфейсної частини) наведена на рис. 2.5. Як і у випадку модуля пам'яті, вона обов'язково містить схему селектора адреси, схему управління для обробки стробів обміну і буфери даних.

Самі найпростіші пристрої вводу/виводу видають на зовнішній пристрій код даних у паралельному форматі і приймають із зовнішнього пристрою код даних у паралельному форматі. Такі пристрої вводу/виводу часто називають паралельними портами вводу/виводу.

Вхідний порт (порт вводу) у найпростішому випадку - це паралельний регістр, у який процесор може записувати інформацію. Вихідний порт (порт виводу) зазвичай просто однонапрямлений буфер, через який процесор може читати інформацію із зовнішнього пристрою.


Рис. 2.5. Структура найпростішого пристрою вводу/виводу.

При звертанні з боку магістралі селектор адреси розпізнає адресу, яка приписана даному пристрою вводу/виводу. Схема управління видає внутрішні строби обміну у відповідь на магістральні строби обміну. Вхідний буфер даних забезпечує електричне узгодження шини даних з цим пристроєм (буфер може й бути відсутнім). Дані із шини даних записуються в регістр за сигналом і видаються на зовнішній пристрій. Вихідний буфер даних передає вхідні дані з зовнішнього пристрою на шину даних магістралі в циклі читання з порту.

Пристрої вводу/виводу крім програмного обміну можуть також підтримувати режим обміну за перериваннями. У цьому випадку вони перетворять сигнал запиту на переривання, що надходить від зовнішнього пристрою, в сигнал запиту переривання, необхідний для даної магістралі.

У складі мікропроцесорних систем, як правило, виділяються три спеціальні групи пристроїв вводу/виводу:

* пристрої інтерфейсу користувача;
* пристрої вводу/виводу для тривалого збереження інформації;
* таймерні пристрої.

До пристроїв вводу для інтерфейсу користувача відносяться контролери клавіатури, тумблерів, окремих кнопок, миші, трекболу, джойстика та ін. До пристроїв виводу для інтерфейсу користувача відносяться контролери світлодіодних індикаторів, табло, рідкокристалічних, плазмових і електронно-променевих екранів та ін. У найпростіших випадках управляючих контролерів чи мікроконтролерів ці засоби можуть бути відсутніми. У складних мікропроцесорних системах вони є обов'язково.

Пристрої вводу/виводу для тривалого збереження інформації забезпечують узгодження мікропроцесорної системи з дисководами, а також з накопичувачами на магнітній стрічці. Застосування таких пристроїв істотно збільшує можливості мікропроцесорної системи у відношенні збереження виконуваних програм і накопичення масивів даних. У найпростіших контролерах ці пристрої відсутні.

1. **Функціонування МП-пристроїв і систем.**

Функціонування МПС – це процес, якій складається з виконання команд та обміну даними. Процес функціонування МПС зводиться до наступної послідовності дій:

* отримання даних від різних зовнішніх пристроїв;
* обробка даних;
* видача результатів обробки на зовнішні пристрої (ЗП).

При цьому дані від ЗП, що підлягають обробці, можуть поступати і в процесі їх обробки.

Оперативна пам'ять (ОЗП) зберігає і видає по запитах команди програми, яку виконує мікропроцесор, різні дані.

Мікропроцесор видає на шину адреси номер (адресу) комірки ОП, в якій записана чергова команда, і по шині управління в ОП поступають сигнали, що забезпечують читання вмісту цієї комірки. Чергова команда через шину даних передається в мікропроцесор. Тут команда розшифровується. Якщо дані, які необхідні для виконання цієї команди, знаходяться в регістрах мікропроцесора, то мікропроцесор приступає до виконання вказаною в команді операції. Якщо при розшифровці команди з'ясується, що дані, що беруть участь в операції, знаходяться в ОП, то МП виставляє на шину адреси адресу комірки, де зберігаються ці дані; після видачі даних з ОП мікропроцесор приймає їх через шину даних, потім виконується операція над даними.

Після завершення поточної команди на шину адреси видається адреса наступної команди, і описаний процес повторюється.

Обмін даними з ЗП може здійснюється таким чином.

Мікропроцесор, виконуючи команду введення, подає на контролер відповідні керуючі сигнали; дані з ЗП приймаються в регістр контролера, потім вони контролером видаються на шину даних. Далі ці дані з шини даних приймаються в мікропроцесор. Потім в процесі виконання відповідної команди вони передаються в ОП.

Аналогічно відбувається обмін даними у зворотному напрямі — від ОП до ЗП.

При роботі з високошвидкісними ЗП використовується так званий метод прямого доступу до пам'яті (ПДП). В цьому режимі мікропроцесор відключається від шин адреси і даних, надаючи їх в розпорядження ЗП для безпосереднього обміну даними з ОП (без участі мікропроцесора). Обмін при цьому організовується спеціальним контролером ПДП.

У режимі ПДП ЗП обмінюється з ОП не бітами або байтами даними, а великими блоками даних. В контролер ПДП мікропроцесор заздалегідь поміщає інформацію, необхідну для управління обміном. В процесі обміну контролер ПДП видає на шину адреси адресу комірки ОП, після закінчення передачі слова між ОП і ЗП через шину даних контролер ПДП збільшує на одиницю значення адреси, видаваної на шину адреси. Після завершення передачі заданої кількості слів контролер ПДП припиняє обмін, інформуючи про це мікропроцесор. Останній відновлює зв'язок з шинами адреси і даних і продовжує виконання програми.

Під організацією мікро-ЕОМ розуміють склад її програмно-апаратних засобів, зв'язки між ними і їх функціональні характеристики. Мікросистеми мають багаторівневу ієрархічну організацію з багатьма складовими компонентами на кожному рівні. З нижнім рівнем функціонального опису МПС і її складових пов'язано поняття фізичної організації мікро-ЕОМ - її функціональна схема.

Кінцева мета проектування МПС - створення працездатного і оптимального виробу на базі одного або декількох МП. Можливість її досягнення визначається в першу чергу вибором раціонального співвідношення між програмними і апаратними засобами. Для цього вводиться поняття архітектури.

Мікросистемам, побудованим па основі мікропроцесорних комплектів (МПК) молодшого покоління, властива більш проста архітектура, що було важливе для інтегральної технології минулого десятиріччя. Проте обчислювальні можливості і швидкодія цих систем, як правило, були низькі. Удосконалення технологічних прийомів дозволило збільшити ступінь інтеграції апаратури і перейти до складної 16-розрядної архітектури з віртуальною пам'яттю, що забезпечує паралельну обробку багатьох задач в реальному масштабі часу.

Мікросистема (МС) складається з побудованого на базі МПК центрального процесора (ЦП), основної пам'яті для зберігання програм і даних, а також підсистеми уведення-виведення для зв'язку МПС із зовнішньою апаратурою. Задача управління МС покладається на ЦП, який пов'язаний з пам'яттю і підсистемою ВВ через канали пам'яті і ВВ відповідно. Центральний процесор прочитує з пам'яті МС команди, які утворюють програму, і декодує їх. Відповідно до результату декодування команд він здійснює вибірку даних з пам'яті МС і портів введення, обробляє їх і пересилає назад в пам'ять або порти виводу підсистеми ВВ. Існує також можливість ВВ даних з пам'яті на зовнішні пристрої і назад, минаючи ЦП. В такому випадку обмін даними виконується через канал прямого доступу до пам'яті (ПДП), управління яким покладається на підсистему ВВ. Іноді виділяються ресурси підтримки режиму реального часу, в найпростішому випадку що розділяються процесором і підсистемою ВВ.



Рис.3.1. Базова організація мікро-ЕОМ.

Кожний рівень організації мікро-ЕОМ і будь-яка її складова частина мають достатньо складну внутрішню структуру, деталізація якої приводить до появи різних типів структур і обчислювальних середовищ.

1. **Мікропроцесори фірми Intel молодших поколінь.**

**8-розрядні МП (і8080).**

Перший мікропроцесор Intel 4004 був випущений в продаж в кінці 1970 р. Безумовно можливості Intel4004 були значно скромніші, ніж у центрального процесора великої ЕОМ, - він працював значно повільніше і міг обробляти одночасно тільки 4 біта інформації. Але в 1973 р. фірма Intel випустила 8-бітовий мікропроцесор Intel-8008, а в 1974 р. – його більш досконалу версію Intel-8080, яка до кінця 70-х років стала стандартом для мікрокомп’ютерної індустрії.

В 1974 р. деякі фірми об’явили про створення на основі мікропроцесора Intel-8008 комп’ютера, тобто пристрою, який виконую тіж функції, що і велика ЕОМ. На початку 1975 р. з’явився перший комерційно поширюваний комп’ютер Альтаїр-8800, який був побудований на основі мікропроцесора Intel-8080. Цей комп’ютер, який розробила фірма MITS, продавався за ціною біля 500 доларів. Хоча можливості його були досить обмеженими (оперативна пам’ять складала всього 256 байт, клавіатура і екран були відсутніми), його поява була сприйнята з ентузіазмом. В перші ж місяці було продано декілька тисяч комплектів машин. Покупці цього комп’ютера додавали йому додаткові пристрої: монітором для виведення інформації, клавіатурою, блоками розширення пам’яті та ін. Скоро такі пристрої почали випускатися і іншими фірмами. В кінці 1975 р. Пол Ален і Білл Гейтс створили для комп’ютера “Альтаір” інтерпретатор мови Basic, який дав змогу користувачам достатньо просто спілкуватися з комп’ютером і писати для нього програми.

Перший 16-розрядний процесор і8086 фірма Intel випустила в 1978 році. Частота 5 МГц, потужність – 0.33 MIPS для інструкцій з 16 – бітними операндами. Технологія 3 мкм, 29000 транзисторів. Пам’ять для адресації – 1 Мбайт. Через рік з’явилися і8088 – той же процесор, але з 8-розрядною шиною даних. З нього і почалася історія IBM PC, яка нерозривно пов’язана з подальшим розвитком процесорів Intel. Процесор і80286, який визначає наступний етап архітектури, з’явився тільки в 1982 році. Він вже мав 134000 транзисторів (технологія 1.5 мкм) і пам’ять для адресації 16 Мбайт. Його принципові новинки – захищений режим і віртуальна пам’ять розміром до 1 Гбайт – не знайшли масового застосування; більше він використовувався як швидкий процесор 8088.

Створення 32-розрядних процесорів, було представлене в 1985 році моделью і80386 (275000 транзисторів, 1.5 мкм). Розрядність шини даних досягла 32 біт, пам’ять для адресації 4 Гбайт. З’явилися нові регістри, нові 32-бітні операції, суттєво допрацьований захищений режим, були введені режими V86 і сторінкове управління пам’яттю. Процесор знайшов широке застосування в PC, на його базі почалась розробка ОС Microsoft Windows з додатками. З того часу стала помітна тенденція “позитивного зворотного зв’язку”: на появу нового процесора виробники ПО реагують випуском нових привабливих продуктів, які вимагають іще більших ресурсів. Історія з процесором повторила долю 8086/8088: першу модель з 32-розрядною шиною даних (386DX) замінила модель 386SX з 16-розрядною шиною даних.

Intel 8080 - 8-бітний мікропроцесор, випущений компанією Intel в квітні 1974 року. Являє собою вдосконалену версію процесора Intel 8008. За запевненням Intel, цей процесор забезпечував десятикратний приріст продуктивності в порівнянні з мікропроцесором Intel 8008.



Рис.4.1. Микропроцессор [580ВМ80](http://ru.wikipedia.org/wiki/%D0%9A%D0%A0580%D0%92%D0%9C80%D0%90).

Новий процесор випускався за новітньою тоді 6-мікронної NMOS технології, що дозволило розмістити на кристалі 6000 транзисторів. Процесор, хоча і був побудований на архітектурі Intel 8008, мав безліч відмінностей від свого попередника, завдяки яким і отримав велику популярність. У новому процесорі в порівнянні з попередником була дуже розвинена система команд: 16 команд передачі даних, 31 команда для їх обробки, 28 команд для переходу, 5 команд управління. У мікропроцесорі Intel 8080 не було команд множення і ділення, і зазвичай їх реалізовували за допомогою підпрограм, хоча Intel пропонувала і зовнішній сопроцессор. Завдяки 16-розрядної адресної шині процесор дозволяв виробляти адресацію 64 Кбайт пам'яті, що не розділялася на пам'ять команд і даних. Хоча процесор і був 8-розрядним і містив сім 8-бітних регістрів ( A, B, C, D, E, H, L), він мав обмежені можливості обробки 16-розрядних чисел, для чого регістри об'єднувалися в пари BC, DE, HL. У новому процесорі використовувався стек у зовнішній пам'яті.

Існує невелика плутанина в позначеннях саме цього процесора. Початковий варіант i8080 мав 48-вивідних планарний корпус з кроком висновків 1/20 дюйма, максимальну тактову частоту 2 МГц і одну досить серйозну помилку, яка теоретично могла привести процесор в стан , з якого він виводився тільки сигналом reset. Покращений варіант 8080А, випущений через півроку, мав корпус DIP-40 з кроком висновків 1/10 дюйма, максимальну тактову частоту 2,5 МГц і ця помилка в ньому була виправлена. Більшість авторів мають на увазі насправді 8080А.

На базі мікропроцесора Intel 8080 фірмою MITS був випущений «перший у світі мінікомпьютерний комплект, який може змагатися з промисловими зразками» (персональний комп'ютер) Altair-8800, який користувався неймовірно великою на ті часи популярністю.

Крім Altair-8800, мікропроцесор Intel 8080 також застосовувався в пристроях управління вуличним освітленням і світлофорами, а також в іншому обладнанні.

1. **Архітектура і мікроархітектура процесорів. Покоління процесорів.**
	1. **Елементи архітектури процесора.**
2. *Тактова частота.*

Тактова частота визначається параметрами кварцевого резонатора, що є кристалом кварцу в олов'яній оболонці. Під дію електричної напруги в кристалі кварцу виникають коливання електричного струму з частотою, визначуваною формою і розмірами кристала. Частота цього змінного струму і називається тактовою частотою. Найменшою одиницею часу для процесора, як для логічного пристрою є період тактової частоти або просто такт. На кожну операцію (виконання команди) процесор витрачає деяку кількість тактів. Природно, чим вище тактова частота процесора, тим швидше він працює, оскільки в одиницю часу відбувається більша кількість тактів і виконується більша кількість команд.

Але тактова частота не єдиний чинник, що визначає продуктивність процесора. Адже кількість тактів, що витрачається на виконання команд теж можна міняти. І якщо перші х86 процесори на виконання однієї команди витрачали в середньому близько 12 тактів, в 286 і 386 цей показник в середньому складав близько 4,5 тактів, в 486 - близько 2 тактів, то в сучасних процесорах в середньому виконується одна команда за такт (процесор Pentium) і навіть декілька в процесорах сімейства Pentium IV.

*2)Шина даних процесора.*

*3)Внутрішня шина і регістри процесора.*

Кількість бітів даних, які може обробити процесор за один прийом, характеризується розрядністю внутрішніх регістрів.

*Регістр*- це по суті елемент пам'яті усередині процесора, наприклад, процесор може складати числа, записані в двох різних регістрах, а результат записувати в третій регістр. Розрядність регістрів описує розрядність оброблюваних процесором даних. Розрядність регістрів визначає також характеристики програмного забезпечення і команд, що виконуються процесором.

Практично у всіх сучасних процесорах для РС внутрішні регістри є 32-розрядними (виключення Itanium від Intel і Hammer від AMD). У деяких старих процесорах розрядність внутрішньої шини даних (а шина складається з ліній передачі даних і регістрів), більше, ніж розрядність зовнішньої шини даних. Зазвичай такі процесори є дешевшими варіантами своїх старших побратимів. Така архітектура (внутрішня шина і регістри удвічі ширше зовнішньою) дозволяє проектувати і створювати, наприклад, недорогі 16-розрядні материнські плати, встановлюючи в них 32-розрядні процесори, забезпечуючи таким чином 32-розрядну сумісність процесора при 16 розрядному обміні з пам'яттю. Але такий спосіб здешевлення системи залишився у минулому і в даний час абсолютно не застосовується.

У сучасних процесорах все йде навпаки: зовнішня шина даних, як ми вже говорили, 64-розрядна, а регістри і внутрішня шина процесора як і раніше 32-розрядні. Дивна ситуація, чи не так? Але дивною вона здається лише до того моменту, як ми взнаємо, що в сучасному процесорі (наприклад, Pentium) для обробки інформації, що поступає по зовнішній 64-розрядній шині даних, існує два оброблювальних її (інформацію) 32-розрядних блоку, званих конвеєрами. Такий процесор нагадує два об'єднаних в одному корпусі 32-розрядних процесора, а 64-розрядна зовнішня шина даних дозволяє швидше наповнити регістри процесора. Така архітектура, що застосовує для обробки даних, що поступили, декілька конвеєрів, називається суперскалярною і застосовується сьогодні у всіх сучасних процесорах.

* 1. *Шина адреси.*
	2. *Конвеєрне виконання.*

Сучасні процесори обробляють дані конвеєрним способом, тобто одночасно в процесорі на різних стадіях відбувається виконання декількох команд - одна команда практично близька до виконання, інша - в середині процесу виконання, третя лише входить на конвеєр і так далі Таким чином удається значно підвищити продуктивність, оскільки всі частини процесора одночасно задіються, і кожна частина процесора виконує свій маленьких об'єм роботи.

* 1. *Передбачення розгалужень.*

За допомогою цього методу можна з'ясувати, яким буде потік управління програми через декілька команд галуження.

* 1. Аналіз потоку команд.

Цей засіб аналізує і планує виконання команд в оптимальній послідовності, незалежно від їх первинного порядку в програмі.

* 1. Попереджуюче виконання.

За допомогою цього методу процесор переглядає команди, що стоять на черзі, і виконує ті з них, до яких ймовірно потрібно буде звернутися пізніше. Таким чином ряд команд процесор може виконати заздалегідь, а потім користуватися результатами вироблених обчислень пізніше.

* 1. *Співпроцесор.*

Співпроцесор - кристал, який теж уміє виконувати команди з цілими числами та орієнтований на роботу з числами з плаваючою комою, таким чином, він (співпроцесор) перераховані вище завдання якраз і покликаний вирішувати.

* 1. *Кеш - пам'ять.*

Кеш-пам'ять - швидка пам'ят, що працює без затримок на частоті процесора. У сучасному процесорі вбудована деяка кількість такої пам'яті (32 - 512 Кб) і ця пам'ять забезпечує зниження простоїв процесора при операціях з оперативною пам'яттю. Та кеш-пам'ять, яка встановлена безпосередньо в кристалі процесора, називається кеш-пам'яттю першого рівня. У сучасних комп'ютерах кеш зазвичай будується за дворівневою схемою.

* 1. *Технологія виготовлення.*

Під технологією виготовлення розуміють розмір елементів в кристалі процесора. Коли про процесор говорять, що він виготовлений за допомогою певного технологічного процесу, наприклад 0,25 мкм. По-перше, чим дрібніше технологія, тим меншу площу займає ядро процесора і тим більше самих кристалів може виготовити виробник з однієї кремнієвої пластини. Далі, процесор, зроблений за дрібнішою технологією, може працювати на вищих частотах. Зростання частоти процесора можливе в рамках існуючого техпроцесса, потім потрібно переходити на новий, дрібніший. Чим дрібніше елементи процесора, тим меншої напруги живлення вимагає кристал.

Чим менше напруга живлення процесора, тим менше потужності він споживає і відповідно менше тепла виділяє. А вжиток потужності сучасного процесора достатній високий, особливо на великих частотах, і процесор, споживаючи, не зрідка як половина електричної лампочки, так само неслабо як лампочка і гріється. Відповідно, чим менше живлення, тим менше процесор споживає електричній енергії і тим менше гріється. А це у свою чергу ще один чинник, що дозволяє збільшувати частоту процесора.

**5.2.Режими роботи процесора.**

Всі 32-розрядні і пізніші процесори Intel, починаючи з 386, можуть виконувати програми в декількох режимах. Режими процесора призначені для виконання програм в різних середовищах; у різних режимах роботи можливості чіпа не однакові, тому, що команди виконуються по-різному.

***Реальний режим.***

У первинному IBM РС використовувався процесор 8088, який міг виконувати 16-розрядні команди, використовуючи 16-розрядні внутрішні регістри і адресувати лише 1 Мб пам'яті, використовуючи 20-і розрядну шину адреси. Все програмне забезпечення РС спочатку було призначене для цього процесора, воно було розроблене на основі 16-розрядної системи команд і моделі пам'яті, об'ємом 1 Мб. Наприклад DOS, все програмне забезпечення DOS написане з розрахунку на 16-розрядні команди.

Пізніші процесори, наприклад 286, могли також виконувати ті ж самі 16-розрядні команди, що і первинний 8088, але набагато швидше. Іншими словами процесор 286 був повністю сумісний з первинним 8088. 16-розрядний режим, в якому виконувалися команди процесорів 8088 і 80286 був названий реальним режимом. Всі програми, що виконуються в реальному режимі, повинні використовувати лише 16-розрядні команди і 20-розрядну адресу. Для програмного забезпечення такого типа використовується однозадачний режим, тобто одночасно повинна виконуватися лише одна програма. Немає жодного вбудованого захисту для запобігання перезапису елементів пам'яті, зайнятих однією програмою або навіть самою операційною системою, іншими програмами.

***Захищений режим.***

Першим 32-розрядним процесором, призначеним для РС, був 386-ой. Цей чіп міг виконувати абсолютно нову 32-розрядну систему команд. Для того, щоб повністю використовувати перевагу цієї нової системи команд, були необхідні 32-розрядна операційна система і 32-розрядні застосування. Цей новий режим називали захищеним, оскільки програми, що виконуються в нім, захищені від перезапису використовуваних ними областей пам'яті іншими програмами.

Такий захист робить систему надійнішою, оскільки вже жодна програма з помилками не зможе пошкодити інші програми або операційну систему. Знаючи, що розробка нових операційних систем і додатків, що використовують перевагу 32-розрядного захищеного режиму, займе деякий час, Intel передбачила в процесорі 386 назад сумісний реальний режим. Завдяки цьому процесор 386 міг виконувати звичайні 16-розрядні застосування і операційні системи. Причому вони виконувалися набагато швидшим, ніж на будь-якому процесорі попереднього покоління. Для більшості користувачів цього було вистачає: вони не зажадали 32-розрядні системи і додатки і задовольнялися тим, що 16-розрядні програми, що вже є у них, працювали швидше. На жаль, через це 386 процесор так ніколи і не використовувався в захищеному режимі, і, отже, всі переваги такого режиму втрачалися. Лише у серпні 1995 року нарешті з'явилася перша призначена для користувача 32-розрядна операційна система Windows 95, да і то, користувачі прийняли її багато в чому тому, що вона частково 16-розрядна і тому без зусиль виконує як нові 32-розрядні програми, так і старі, 16-розрядні. Саме для такої зворотної сумісності Windows 95 використовувала третій режим процесора:

***Віртуальний реальний режим.***

Віртуальний реальний є режимом виконання 16-розрядного середовища (реальний режим), який реалізований усередині 32-розрядного захищеного режиму. Виконуючи команди у вікні DOS в Windows 95/98, ви створюєте віртуальний сеанс реального режиму. Оскільки захищений режим є достовірно багатозадачним, фактично можна виконувати декілька сеансів реального режиму, причому в кожному сеансі власне програмне забезпечення виконується на власному віртуальному комп'ютері. І всі ці застосування можуть виконуватися одночасно, навіть під час виконання інших 32-розрядних програм. Віртуальне реальне вікно повністю імітує середовище процесора 8088і, якщо не враховувати швидкодію, програмне забезпечення у віртуальному реальному режимі виконується так, як виконувалося б на найперших РС в реальному режимі. При запуску кожного 16-розрядного застосування Windows 95/98 створює так звану віртуальну машину DOS, видає їй 1 Мб пам'яті і на цій машині 16-розрядне застосування виконується. Слід звернути увагу на те, що всі процесори при включенні починають працювати в реальному режимі, і лише при старті 32-розрядної операційної системи відбувається перемикання в 32-розрядний режим.

**5.3.Покоління процесорів.**

Найбільш поширені процесори, які застосовуються в IBM-сумісних ПК є із сімейства 80х86 фірми Intel. В оригінальній машині IBM PC використовувався процесор 8088 з 16-розрядними регістрами. Всі наступні моделі процесорів, в ому числі 32-розрядні (386, 486, Pentium, Pentium Pro, Pentium II/III, Celeron, Pentium 4 від Intel, K5, K6, K7 (Athlon і Duron) від AMD) з розширенням MMX, SSE і 3DNow!, включають себе підмножину системи команд і архітектури попередньої моделі, забезпечуючи сумісність з раніше написаним ПО.

Процесори х86 мають саму складну в світі систему команд. Починаючи з 486 застосовується комбінована архітектура – CISC-процесор має RISC-ядро. В даний час нараховується 7 поколінь процесорів х86:

* *Перше покоління* (процесори 8086 та 8088 і математичний співпроцесор 8087) задало архітектурну базу – набір нерівномірних 16-розрідних регістрів, сегментну систему адресації пам’яті в межах 1 Мбайт, систему команд, систему переривань і деякі інші риси.
* *Друге покоління* (80286 з співпроцесором 80287) використовувало захищений режим, що дозволяв задіювати віртуальну пам’ять розміром до 1 Гбайт для кожної задачі, користуючись фізичною пам’яттю в межах 16 Мбайт.
* *Третє покоління* (386/387 з суфіксами DX та SX, які визначали розрядність шини) започаткувало перехід до 32-розрядної архітектури IA-32. Також збільшився об’єм пам’яті з адресацією до 4 Гбайт реальної та 64 Тбайт віртуальної.
* *Четверте покоління*(486, DX та SX) мало більш складний конвеєр – основні операції виконує RISC-ядро, а завдання дає із вхідних CISC-інструкцій х86. Це підвищило потужність процесора.
* *П’яте покоління* (Pentium у Intel та K5 у AMD) мало суперскалярну архітектуру (два конвеєри). З’явилося розширення MMX, новизна якого заключалася в принципі SIMD: одна інструкція виконує дію одразу над декількома (2,4 чи 8) комплектами операндів.
* *Шосте покоління* (Pentium Pro, Pentium II/III у Intel мікро архітектура P6 та K6, K6-II, K6-III у AMD*)* використовує *динамічне виконання*, під яким розуміють виконання інструкцій не в порядку передбаченим програмним кодом, а в порядку зручному для процесора. Ядро процесора має декілька конвеєрів до яких підключені виконавчі механізми пристрою цілочисельних обрахунків, звернень до пам’яті, передбачення переходів і обрахунків з плаваючою крапкою. По мікроархітектурі процесори K6 у AMD відрізняються від P6 у Intel. В шостому поколінні використовуються розширення 3DNow! (AMD) і SSE (Intel).
* *Сьоме покоління* почалося з процесора K7 Athlon у AMD і Pentium 4 у Intel. Зарахування до нового покоління мотивовано розвитком суперскалярності і суперконвеєрності.

**5.4.Intel 8086.**

Перший 16-розрядний процесор i8086 фірма Intel випустила в 1978 році. Частота - 5 Мгц , продуктивність - 0,33 MIPS для інструкцій з 16- бітними операндами (пізніше з'явилися процесори 8 і 10 МГц). Технологія 3 мкм , 29000 транзисторів. Адресуєма пам'ять 1 Мбайт. Через рік з'явився i8088 - той же процесор , але з 8-розрядною шиною даних. З нього почалася історія IBM PC, пов'язана з усім подальшим розвитком процесорів Intel. 16-розрядний МП i8086 став подальшим розвитком лінії однокристальних МП, розпочатої i8080. Поряд із збільшенням розрядності в i8086 реалізований ряд нових архітектурних рішень:

1) розширена система команд (по набору операцій та способам адресації);

2) архітектура МП орієнтована на мультипроцесорну роботу. Розроблено групу допоміжних БІС (контролерів і спеціалізованих процесорів) для організації мультимикропроцессорная систем різної конфігурації;

3 ) розпочато рух у бік суміщення в часі виконання різних операцій . МП включає два паралельно працюючих пристрої;

4 ) обробки даних і зв'язку з магістраллю , що дозволяє поєднати в часі процеси обробки інформації та передачі її по магістралі;

5 ) введена нова організація пам'яті, яка далі використовувалася у всіх старших моделях сімейства INTEL - сегментація пам'яті.

8086 став першим процесором x86 - Intel на той час вже випустила моделі 4004, 8008, 8080 і 8085. Цей 16-бітовий процесор міг працювати з 1 Мбайт пам'яті по зовнішній 20-бітовій адресній шині. Тактова частота, вибрана IBM була досить низькою, і до кінця своєї кар'єри процесор працював на 10 Мгц.

|  |  |
| --- | --- |
| Дата випуску | 1979 |
| Архітектура | 16 біт |
| Шина даних | 16 біт |
| Шина адреси | 20 біт |
| Макс. об'єм пам'яті | 1 Мбайт |
| Тактова частота | 4,77-10 МГц |
| FSB | Рівна частоті CPU |
| FPU | 8087 |
| Техпроцесс | 3 000 нм |
| Кількість транзисторів | 29 000 |
| Напруга | 5 В |
| Площа кристала | 16 мм² |
| Сокет | 40-контактный |

**5.5. Intel 80286.**

Випущений в 1982 році, процесор 80286 був в 3,6 разу швидше 8086 на тій же тактовій частоті. Він міг працювати з пам'яттю об'ємом до 16 Мбайт, але 286 все ще залишався 16-бітовим процесором. Він став першим процесором x86, оснащеним диспетчером пам'яті (memory management unit, MMU), який дозволяв працювати з віртуальною пам'яттю. Подібне 8086, процесор не містив блоку роботи з плаваючою комою (floating-point unit, FPU), але міг використовувати чіп-співпроцесор x87 (80287). Intel випускала 80286 на максимальній тактовій частоті 12,5 Мгц, хоча конкурентам удалося добитися 25 Мгц.

|  |
| --- |
| Intel 80286 |
| Дата випуску | 1982 |
| Архітектура | 16 біт |
| Шина даних | 16 біт |
| Шина адреси | 24 біта |
| Макс. об'єм пам'яті | 16 Мбайт |
| Тактова частота | 6-12 МГц |
| FSB | Рівна частоті CPU |
| FPU | 80287 |
| Техпроцесс | 1500 нм |
| Число транзисторів | 134 000 |
| Напруга | 5 В |
| Площа кристала | 49 мм² |
| Сокет | 68-контактний |

1. **Мікропроцесор I80386 (і386).**

Мікропроцесор 32-розрядний виконаний за HMOS-технологією (*Metal Oxide Semiconductor* на квадратному кристалі зі стороною 9,9 мм (≈ 100 мм2) містить 250 тис. Транзисторів. Тактова частота – 16…33 МГц. Розміщується в керамічному кристалоносії із 132 виводами. МП 80386 складається з центрального процесора, диспетчера пам’яті та інтерфейса шини.

Центральний процесор складається з блоку виконання та блоку інструкцій. Блок виконання містить вісім 32-розрядних регістрів загального призначення, котрі служать як для обчислення адреси, такі для операцій з данними, і 64-розрядний зсувний регістр для прискорення операцій зсуву, циклічного зсуву, множення та ділення. Блок інструкцій декодує коди операцій і зберігає їх в черзі декодованих інструкцій для негайного використання блоком виконання.

Диспетчер пам’яті складається з блоку сегментування та блоку сторінкового перетворення. Сегментування дозволяє керувати простором логічних адрес завдяки введенню додаткової компоненти адресації.

Процесор організований як конвеєр восьми незалежно працюючих пристроїв. Шина адреси дозволяє адресувати фізичну пам’ять ємністю до 4 Гбайт. Швидкість передачі (кодів) по шині даних сягає 32 Мбайт/с.

МП 80386 має 32 програмно доступних 32-розрядних регістри: 1) загального призначення; 2) сегментації; 3) прапорців; 4) керування; 5) системної адреси; 6) тестів; 7) налагоджування. Два режими роботи: а) нормальної (реальної) адресації; б) захищеної віртуальної адресації.

При ініціалізації МП 80386 автоматично переходить в режим реальної адресації, в якому емулюється робота МП 8086. В цьому режимі завантажуються всі таблиці і системні регістри процесора, а після чого програмно виконується перехід до основного режиму роботи з вибраною організацією пам’яті. В реальному режимі МП працює з 32-розрядною шиною даних і співпроцесором 80387. Крім того, реальний режим використовується для підготовки до роботи в захищеному режимі. Захищений режим забеспечує доступ до розширених можливостей керування пам’яттю, сторінкової адресації і встановлення рівнів привілеїв процесора.

Intel 80836 став першим процесором x86 з 32-бітовою архітектурою. Вийшло декілька версій цього процесора. Дві найбільш відомі: 386 SX (Single-word eXternal), який використовував 16-бітову шину даних, і 386 DX (Double-word eXternal) з 32-бітовою шиною даних. Можна відзначити ще дві версії: SL, перший процесор x86 з підтримкою кеша і 386EX, який використовувався в космічній програмі.

|  |
| --- |
| Intel 80386 DX |
| Кодова назва | P3 |
| Дата випуску | 1985 |
| Архітектура | 32 біта |
| Шина даних | 32 біта |
| Шина адреси | 32 біта |
| Макс. об'єм пам'яті | 4096 Мбайт |
| Кеш L1 | 0 кбайт (інколи присутній контроллер) |
| Тактова частота | 16-33 МГц |
| FPU | 80387 |
| Техпроцес | 1500-1000 нм |
| Кількість транзисторів | 275 000 |
| Енергоспоживання | 2 Вт @ 33 МГц |
| Напруга | 5 В |
| Площа кристала | 42 мм² @ 1 мкм |
| Сокет | 132 контакта |

1. **486: FPU і множники.**

Процесор 486 для багатьох став знаковим, оскільки з нього почалося знайомство з ПК цілого покоління. 486 DX2/66, випущений в 1989 році, володів рядом нових цікавих функцій, подібно до вбудованого на кристал співпроцесора FPU, кешу даних і вперше представив множник. Співпроцесор x87 був вбудований в лінійку 486 DX. У процесор був інтегрований кеш першого рівня об'ємом 8 кбайт. Існувала можливість додавання кеша L2 на материнську плату. Друге покоління 486 процесорів обзавелося множником CPU, оскільки процесор працював швидше, ніж FSB, з'явилися версії DX2 (множник 2x) і DX4 (множник 3x).

|  |
| --- |
| Intel 80486 DX |
| Кодова назва | P4, P24, P24C |
| Дата випуску | 1989 |
| Архітектура | 32 біта |
| Шина даних | 32 біта |
| Шина адреси | 32 біта |
| Макс. об'єм пам'яті | 4096 Мбайт |
| Кеш L1 | 8 кбайт |
| Кеш L2 | На материнській платі (на частоті FSB) |
| Тактова частота | 16-100 МГц |
| FSB | 16-50 МГц |
| FPU | На кристаллі |
| Техпроцес | 1000-800 нм |
| Кількість транзисторів | 1 185 000 |
| Енергоспоживання | Н/Д |
| Напруга | 5 В - 3,3 В |
| Площа кристала | 81 - 67 мм² |
| Сокет | 168 контактов |

В DX4 було 16 кбайт кеша і більше транзисторів - 1,6 млн. Цей процесор, що виготовляється по 600-нм техпроцессу з площею кристала 76 ммІ, споживав менше енергії, чим оригінальний 486 (при напрузі 3,3 В).

1. **Мікропроцесори Pentium п’ятого покоління.**

Мікропроцесори п’ятого покоління *Pentium* принципово відрізняються від І80486 своєю суперскалярною архітектурою – здатністю виконувати на своїх конвеєрах до двох інструкцій при частоті 200 МГц. МП *Pentium* повністю програмно сумісний з попередніми МП *Intel* і дозволяє використовувати раніш розроблене програмне забезпечення для ПК.

Технічні новації, притаманні мікропроцесору, є також такі:

– окремі кеш-пам’яті для команд та даних;

– передбачення переходів;

– високопродуктивні операції з плаваючою точкою;

– удосконалена 64-розрядна шина даних;

– засоби забезпечення цілісності даних;

– засоби керування енергоживленням;

– підтримка багатопроцесорності;

– моніторинг продуктивності;

– підтримка сторінкової пам’яті різних розмірів.

Кожна кеш-пам'ять процесора Pentium має розмір 8 кбайт. Буфер трансляції адрес (*TLB*) перетворює адресу комірки зовнішньої пам’яті у відповідну адресу даних у кеш. У МП *Pentium* використовується метод зворотного запису, коли дані записуються в ОЗП тільки при їх видаленні з кеш. Це дозволяє модифікувати дані у кеш без збереження в ОЗП. При роботі МП *Pentium* у багатопроцесорній системі завдяки протоколу *MEST* (*Modified, Exclusive, Shared, Invalid*) забезпечується узгодженість даних в усіх кеш мікропроцесорів системи і в основній пам’яті.

Передбачення переходів у програмах реалізується завдяки буферу *BTB* (*Branch Target Buffer*) і двом буферам попередньої вибірки. Один із них використовується для попередньої вибірки команди у припущенні, що переходу не буде, а інший виконує передвибірку інструкцій у буфер, використовуючи вміст *BTB*. Такий алгоритм не тільки прогнозує вибір простих віток, але й виконує складне передбачення в укладених циклах.

У МП *Pentium* застосовується блок обчислень з плаваючою точкою, який використовує складні багатоступеневі конвеєри та внутрішні функції.

Всі ці нововведення призводять до перевищення швидкості виконання операцій з плаваючою точкою у 10 разів порівняно з МП I80486 *DX* 33 МГц. Завдяки 64-розрядній шині даних МП *Pentium* може обмінюватись даними з пам’яттю зі швидкістю 528 Мбайт/с. МП *Pentium* реалізує конвеєризацію циклів шини, що дозволяє почати другий цикл ще до завершення першого.

У МП *Pentium* засоби енергозбереження застосовуються як на рівні мікропроцесора, так і на рівні системи. При виконанні задач, які не потребують інтенсивних обчислень, процесор може бути переведений у режим зі зниженою тактовою частотою та зниженим енергоживленням.

Підтримка багатопроцесорності забезпечується наявністю внутрішнього контролера багатопроцесорних переривань *АРІС*, який підтримує до 60 процесорів у системі, та двовходового контролера кеш-пам’яті другого рівня, який дозволяє двом процесорам сумісно використовувати один кеш другого рівня.

Мікропроцесор *Pentium* підтримує розміри сторінки пам’яті 4 кбайти та 4 Мбайти. Це дає можливість регулювати частоту переключення сторінок у ядрі операційної системи або у графічних додатках.

МП *Pentium MMX* характеризується апаратною підтримкою багатьох операцій, характерних для процесорів цифрової обробки сигналів: одна інструкція виконує дії над кількома (2, 4, 8) комплектами операндів (принцип *SIMD*), операції над векторами, згортка, перетворення Фур’є тощо. Це стало можливим завдяки розширенню системи команд на 57 команд, орієнтованих на ефективне виконання типових мультимедійних алгоритмів. Процесор вирішує задачі синтезу звука та музики, розпізнавання мови, обробки відео- та графічної інформації, виконання комунікаційних функцій.

*SIMD*-обробка потоків даних значно прискорює виконання мультимедійних алгоритмів, для яких є характерне виконання ідентичних операцій над великими масивами однотипних даних – 16-бітними відліками цифрового мовного сигналу, 8-бітні коди кольору пікселя.

Процесор підтримує операцію *MAC* – множення з накопиченням, у ньому вперше був застосований новий вид арифметики з насиченням: якщо результат операції не вміщується у розрядній сітці, то замість переповнення або втрачання порядку установлюється відповідно максимально або мінімально можливе значення числа.

*Pentium MMX* має дві окремі кеш-пам’яті – кеш команд та кеш даних, обсяг кожної з них 16 кбайт.

Ефективність за швидкістю виконання мультимедійних додатків у *Pentium MMX* на 60% вища ніж у процесора *Pentium* за однакових тактових частот. Регістри *MMX Pentium MMX* суміщені з 64-розрядними регістрами з плаваючою точкою, що забезпечує сумісність з архітектурою *Pentium* і дозволяє використовувати раніше розроблене програмне забезпечення. *Pentium MMX* за 50 тактів може переключатися в режим обчислень з плаваючою точкою і використовуватися як універсальний.

1. **Мікропроцесори шостого покоління.**

Процесор *Pentium Pro* (*Р*6) відноситься до шостого покоління; він має кеш другого рівня на 512 Кбайт, розміщений у тому ж корпусі, який працює на частоті ядра – 200 МГц. Архітектура спрямована на збільшення паралельно виконуваних гілок програми. Передбачено спекулятивне виконання команд з випередженням, переупорядкування команд по конвеєрах з метою вирівнювання часу їх виконання, що також підвищує продуктивність процесора.

До МП шостого покоління відносяться також МП *Pentium* ІІ, *Pentium* ІІІ, *Celeron* та *Xeon*. Загальними рисами цих процесорів є те, що ядро процесора вміщує кілька конвеєрів, до яких підключаються виконуючі пристрої для операцій над цілими числами, звернень до пам’яті, передбачення переходів та обчислень з плаваючою точкою. Кілька різних виконавчих пристроїв можуть об’єднуватися на одному конвеєрі.

*Pentium* ІІ є більш швидкий ніж *Pentium Pro* з підтримкою *ММХ*, але не пристосований до роботи у багатопроцесорних системах. *Pentium* ІІІ – це подальша розробка *Pentium* ІІ, його основною відміною від попередніх моделей є розширення *SIMD*-інструкцій, засноване на новому блоці 128-розрядних регістрів *ХММ*. Блок дозволяє одній інструкції виконувати операції одночасно над чотирма комплектами 32-розрядних операндів з плаваючою точкою.

Pentium Pro був орієнтований на застосування в старших моделях робочих станцій і мультипроцесорних системах. Але ефективність архітектурних особливостей даного процесору спостерігається на 32-розрядних додатках, тоді як для 16-розрядних програм швидкість виконання може бути суттєво меншою, чим для P5 з тіє ж тактовою частотою. Об’єм логічного обладнання мікропроцесора складає 5,5 млн. транзисторів, розсіювальна потужність – 14 ват. Перші мікропроцесори P6 з тактовою частотою 150 МГц були виконані по технології 0.6 мкм з чотирьохшаровою металізацією. З технологією 0.35 мкм були випущені мікропроцесори з частотою 200 МГц та 233 МГц.

BIU

L2

MOB

DCU

IFU

ID

BTB

MIS

RAT

RS

MIU

AGU

IEU

FEU

ROB & RRF

Рис.3.5 Структура мікропроцесора Pentium Pro

BIU: Пристрій інтерфейсу із шиною

IFU: Пристрій завантаження команд (з кешем команд)

BTB: Буфер адрес переходів

ID: Декодер команд

MIS: Планувальник мікрокоманд

RAT: Таблиця псевдонімів регістрів

ROB: Буфер повторного впорядкування

RRF: Файл регістрів вивантаження

RS: Станція для резерву

IEU: Пристрій цілочисельних команд

FEU: Пристрій команд з плаваючою крапкою

AGU: Пристрій генерації адреси

MIU: Пристрій інтерфейсу з пам‘яттю

DCU: Пристрій керування кешем даних

MOB: Буфер повторного впорядкування звернень до пам‘яті

L2: Кеш-пам‘ять 2-го рівня

МП Pentium II (спочатку була назва Klamath) об’єднав найкращі якості попередніх моделей. Висока продуктивність процесора досягалась завдяки використанню в ньому трьох передових (на той час) технологій – динамічного виконання коду, MMX і подвійної незалежної шини.

В Pentium II застосований більш дешевий підхід до реалізації кеш-пам’яті 2-го рівня ніж у Pentium Pro.

Також Pentium II як і Pentium MMX має блок виконання мультимедія операцій, але його кеш першого рівня збільшений до 32 Кбайт.

Подальший розвиток лінії Pentium II ішов в двох напрямках:

1. зниження ціни мікропроцесора за рахугнок відмови від кеш-пам’яті 2-го рівня (процесор Celeron) при збільшенні роботи частоти ядра МП. Але далі в моделях Celeron будуть використовувати кеш-пам’ять другого рівня, але меншу ніж у відповідних моделях Pentium II/III.
2. Підвищення частоти роботи мікропроцесора, збільшення об’ємів кеш-пам’яті і підвищення частоти її роботи до частоти роботи ядра МП, підтримка мультипроцесорної конфігурації (Xeon).

Процесор Intel Pentium III (Katmai), який був випущений на початку 1999 року, має всі кращі якості процесора мікроархітектури P6: динамічне виконання команд, системну шину з множиною транзакцій і технологію Intel MMX для обробки даних мультимедіа. Крім того, в процесорі Pentium III реалізовані нові потокові SIMD розширення – 70 нових команд, які забезпечують покращені можливості обробки зображень, трьохмірної графіки, потокового відео і аудио, а також розпізнання мови.

Pentium III має такі технічні характеристики:

* тактова частота від 450 МГц до 1300 МГц;
* при виготовленні використовується 0.25мкм тех. процес;
* в системі команд поряд з командами MMX-розширення включено 70 нових SIMD-інструкцій, яка покращує роботу з додатками трьохмірної графіки, потокового аудіо, відео і розпізнання мови;
* процесор Pentium III з тактовою частотою 500 МГц і більше чем на 93% перевищує бистродію процесора Pentium II з тактовою частотою 450 МГц при роботі з трьохмірною графікою і на 42% - при роботі з додатками мультимедіа;
* в процесорі застосовується архітектура подвійної незалежної шини;
* процесор Pentium III використовує набір мікросхем Intel 440BX AGPset до i840 Chipset.
* в Pentium III реалізована функції серійного номера процесора – компент системи забезпечення безпеки ПК;
* мікропрецесор має неблоковану кеш-пам’ять першого рівня ємності 32 Кбайт (16 Кбайт – даних, 16 Кбайт - команд) і уніфіковану неблоковану кеш-пам’яті другого рівня ємністю 512 Кбайт;
* Pentium III підтримує кешування пам’яті з об’ємом адресного простору до 4 Гбайт;
* На основі Pentium III можно створювати маштабовані двухпроцесорні системи з об’ємом фізичної пам’яті до 64 Гбайт.

**10. Процесори сьомого покоління.**

NetBurst – мікроархітектура процесора Pentium 4. В назві міститься дві частини Network (мережа) – робота з мережними додатками і Burst (взрив, спалах) – в швидка обробка пакетів. Розширення системи команд і зміни в мікроархітектурі орієнтовані на наступні задачі:

* потокові додатки, включаючи обробку відеоінформації в реальному часі – як декодування стисненої інформації, так і більш складні задачі кодування;
* редагування зображень;
* трьохмірна візуалізація;
* обробка відеосигналу в якості джерела даних;
* зв’язок з телебаченням високої чіткості (HDTV);
* розпізнання мови;
* Інтернет-телефонія.

Процесор Pentium 4 має конвеєр, який складається, які і у P6, з трьох частин: пристрою попередньої обробки інструкцій в порядку їх слідування в програмному коді, результатом його роботи є послідовність мікрооперацій; виконавче ядро (яке виконує операції у зручному для нього порядку); блок впорядкованого завершення, який відображає результати виконання мікрооперацій в змінах стану архітектурних регістрів і зовнішній пам’яті.

В процесорі Pentium 4 застосована гіперконвеєрна архітектура, тобто конвеєр з великою кількістю ступенів. Гіперконвеєр Pentium 4 складається 20 ступенів. Подовження конвеєру дозволяє спростити задачі, які виконуються кожним його ступенем задля спрощення апаратної логіки ступенів. Це дозволяє зменшити період тактових імпульсів, тобто підвищити частоту ядра. Для того, щоб конвеєр непростоював застосовують спекулятивне виконання (починаючи з P6) і зміну порядку виконання інструкцій. Коли в програмі зустрічаються розгалуження, починається *спекулятивне виконання* інструкцій. При помилковому передбачені все декодоване і виконане після інструкції розгалуження стає непотрібним, і в конвеєр запускається потрібна інструкція. Блок схема мікроархітектури NetBurst наведена на рис.10.1. З даної блок-схеми видно, що у Pentium 4 відсутній первинний кеш інструкцій і вторинного кешу. Замість нього в Pentium 4 є *кеш трас виконання* TC, в якому зберігаються *траси*. Трасами називаються послідовності мікрооперацій, в яких були декодування інструкцій х86. Кеш трас разом з блоком вибірки і декодування утворює *пристрій попередньої обробки.* В цьому пристрої мікроархітектура NetBurst дозволяє скоротити затримки, визвані декодуванням інструкцій з цільової адреси. Пам’ять кешу трас використовується більш ефективно, чим в первинному кеші інструкцій – в TC немає інструкцій, які ніколи небудуть виконувати.

# ***Блок інтерфейсів шин***

*Вторинний (L2) кеш*

*Первинний (L1) кеш даних*

*Блок вибірки/декодування*

*Кеш траси виконання*

*“Хаотичне” виконавче ядро*

*Блок завершення*

## *ВТВ і передбачання переходів*

***Системна шина (FSB)***

Рис.10.1. Блок-схема процесора Pentium 4.

В порівнянні з P6 у Pentium 4 виконавче ядро стало більш продуктивним по кількості тактів, які необхідні для виконання мікроінструкцій.

**11.Організація мікроконтролерів. Процесорне ядро мікроконтролера.**

### **11.1. Класифікація і структура мікроконтролерів.**

В даний час промисловістю випускається цілий ряд типів МК. Усі ці прилади можна умовно поділити на три основних класи:

* 8-розрядні МК для вбудовуваних задач;
* 16- і 32-розрядні МК;
* цифрові сигнальні процесори (DSP).

Найрозповсюдженішим представником сімейства МК є 8-розрядні прилади, які широко застосовуються в промисловості, побутовій і комп'ютерній техніці. Вони пройшли у своєму розвитку шлях від найпростіших приладів з відносно слаборозвиненою периферією до сучасних багатофункціональних контролерів, що забезпечують реалізацію складних алгоритмів управління в реальному масштабі часу. Причиною життєздатності 8-розрядних МК є використання їх для управління реальними об'єктами, де застосовуються, в основному, алгоритми з перевагою логічних операцій, швидкість обробки яких практично не залежить від розрядності процесора.

Зростанню популярності 8-розрядних МК сприяє постійне розширення номенклатури виробів, що випускаються такими відомими фірмами, як Motorola, Microchip, Intel, Zilog, Atmel і багатьма іншими. Сучасні 8-розрядні МК володіють, як правило, кількома відмітними ознаками. Перелічимо основні з них:

* модульна організація, при якій на базі одного процесорного ядра (центрального процесора) проектується ряд (лінійка) МК, що відрізняються об'ємом і типом пам'яті програм, об'ємом пам'яті даних, набором периферійних модулів, частотою синхронізації;
* використання закритої архітектури МК, що характеризується відсутністю ліній магістралей адреси і даних на виводах корпуса МК. Таким чином, МК - це закінчена система обробки даних, нарощування можливостей якої з використанням паралельних магістралей адреси і даних не передбачається;
* використання типових функціональних периферійних модулів (таймери, процесори подій, контролери послідовних інтерфейсів, аналого-цифрові перетворювачі й ін.), які мають незначні відмінності в алгоритмах роботи в МК різних виробників;
* розширення кількості режимів роботи периферійних модулів, які задаються в процесі ініціалізації регістрів спеціальних функцій МК.

При модульному принципі побудови всі МК одного сімейства містять процесорне ядро, однакове для всіх МК даного сімейства, і змінюваний функціональний блок, що відрізняє МК різних моделей. Структура модульного МК наведена на рис. 11.1.

Процесорне ядро містить у собі:

* центральний процесор;
* внутрішню контролерну магістраль (ВКМ) у складі шин адреси, даних і управління;
* схему синхронізації МК;
* схему управління режимами роботи МК, включаючи підтримку режимів зниженого енергоспоживання, початкового запуску і т.д.

Змінюваний функціональний блок містить у собі модулі пам'яті різного типу й об'єму, порти вводу/виводу, модулі тактових генераторів (Г), таймери. У відносно простих МК модуль обробки переривань входить до складу процесорного ядра. У більш складних МК він виготовляється як окремий модуль з розвинутими можливостями. До складу змінюваного функціонального блоку можуть входити і такі додаткові модулі як компаратори напруги, аналого-цифрові перетворювачі (АЦП) і інші. Кожен модуль проектується для роботи в складі МК з урахуванням протоколу ВКМ. Даний підхід дозволяє створювати різноманітні за структурою МК у межах одного сімейства.


Рис. 11.1. Модульна організація МК.

#### 11.2. Структура процесорного ядра МК.

Основними характеристиками, які визначають продуктивність процесорного ядра МК, є:

* набір регістрів для збереження проміжних даних;
* система команд процесора;
* способи адресації операндів у просторі пам'яті;
* організація процесів вибірки і виконання команди.

З погляду системи команд і способів адресації операндів процесорне ядро сучасних 8-розрядних МК реалізує один із двох принципів побудови процесорів:

* процесори з CISC-архітектурою, які реалізують так звану повну систему команд (Complicated Instruction Set Computer);
* процесори з RISC-архітектурою, що реалізують скорочену систему команд (Reduced Instruction Set Computer).

CISC-процесори виконують великий набір команд із розвитими можливостями адресації, даючи виробнику можливість вибрати найбільш придатну команду для виконання необхідної операції. У застосуванні до 8-розрядних МК процесор з CISC-архітектурою може мати однобайтний, двохбайтний і трьохбайтний формат команд. При цьому система команд, як правило, неортогональна, тобто не всі команди можуть використовувати кожен зі способів адресації стосовно до кожного з регістрів процесора. Вибірка команди на виконання здійснюється побайтно протягом декількох циклів роботи МК. Час виконання команди може складати від 1 до 12 циклів. ДО МК із CISC-архітектурою відносяться МК фірми Intel з ядром MCS-51, які підтримуються в даний час цілим рядом виробників, МК сімейств НС05, НС08 і НС11 фірми Motorola і ряд інших.

У процесорах з RISC-архітектурою набір команд, які виконуються, скорочений до мінімуму. Для реалізації більш складних операцій приходиться комбінувати команди. При цьому всі команди мають формат фіксованої довжини (наприклад, 12, 14 або 16 біт), вибірка команди з пам'яті і її виконання здійснюється за один цикл (такт) синхронізації. Система команд RISC-процесора припускає можливість рівноправного використання всіх регістрів процесора. Це забезпечує додаткову гнучкість при виконанні ряду операцій. До МК із RISC-процесором відносяться МК AVR фірми Atmel, МК PIC16 і PIC17 фірми Microchip і інші.

На перший погляд, МК із RISC-процесором повинні мати більш високу продуктивність у порівнянні з CISC МК при одній і тій же тактовій частоті внутрішньої магістралі. Однак на практиці питання про продуктивність більш складне і неоднозначне.

По-перше, оцінка продуктивності МК за часом виконання команд різних систем (RISC і CISC) не зовсім коректна. Звичайно продуктивність МП і МК прийнято оцінювати числом операцій пересилання "регістр-регістр", що можуть бути виконані протягом однієї секунди.

По-друге, оцінка продуктивності МК за швидкістю пересилання "регістр-регістр" не враховує особливостей конкретного реалізованого алгоритму управління. Так, при розробці швидкодіючих пристроїв автоматизованого керування основну увагу варто приділяти часові виконання операцій множення і ділення при реалізації рівнянь різних передаточних функцій. А при реалізації пульта дистанційного керування побутовою технікою варто оцінювати час виконання логічних функцій, що використовуються при опитуванні клавіатури і генерації послідовної кодової посилки управління.

По-третє, необхідно ще враховувати, що зазначені в довідникових даних на МК частоти синхронізації зазвичай відповідають частоті кварцового резонатора, який підключається, у той час як тривалість циклу центрального процесора визначається частотою обміну по ВКМ.

З погляду організації процесів вибірки і виконання команд в сучасних 8-розрядних МК застосовується одна з двох уже згадуваних архітектур: фон-нейманівська (принстонська) або гарвардська.

Основною особливістю фон-нейманівської архітектури є використання загальної пам'яті для збереження програм і даних, як показано на Рис. 11.2.


Рис. 11.2. Структура із фон-нейманівською архітектурою.

Основна перевага архітектури Фон-Неймана - спрощення пристрою МШС, тому що реалізується звертання тільки до однієї загальної пам'яті. Крім того, використання єдиної області пам'яті дозволяло оперативно перерозподіляти ресурси між областями програм і даних, що істотно підвищувало гнучкість МШС із погляду виробника програмного забезпечення. Розміщення стека в загальній пам'яті полегшувало доступ до його вмісту. Невипадково тому фон-нейманівська архітектура стала основною архітектурою універсальних комп'ютерів, включаючи персональні комп'ютери.

Основною особливістю гарвардської архітектури є використання роздільних адресних просторів для збереження команд і даних, як показано на Рис. 11.3.


Рис. 11.3. Структура МШС із гарвардською архітектурою.

Гарвардська архітектура майже не використовувалася до кінця 70-х років, поки виробники МК не зрозуміли, що вона дає певні переваги виробникам автономних систем управління.

Справа в тому, що, судячи з досвіду використання МШС для управління різними об'єктами, для реалізації більшості алгоритмів управління такі переваги фон-нейманівської архітектури як гнучкість і універсальність не мають великого значення. Аналіз реальних програм управління показав, що необхідний об'єм пам'яті даних МК, використовуваний для збереження проміжних результатів, як правило, на порядок менший необхідного об'єму пам'яті програм. У цих умовах використання єдиного адресного простору викликало збільшення формату команд за рахунок збільшення кількості розрядів для адресації операндів.

Крім того, гарвардська архітектура забезпечує потенційно більш високу швидкість виконання програми в порівнянні з фон-нейманівською за рахунок можливості реалізації паралельних операцій. Вибірка наступної команди може відбуватися одночасно з виконанням попередньої, і немає необхідності зупиняти процесор на час вибірки команди.

Більшість виробників сучасних 8-розрядних МК використовують гарвардську архітектуру. Однак гарвардська архітектура є недостатньо гнучкою для реалізації деяких програмних процедур.

#### 11.3. Система команд процесора МК.

Так само, як і в будь-якій мікропроцесорній системі, набір команд процесора МК містить у собі чотири основні групи команд:

* команди пересилання даних;
* арифметичні команди;
* логічні команди;
* команди переходів.

Для реалізації можливості незалежного управління розрядами портів (регістрів) у більшості сучасних МК передбачена також група команд бітового управління. Наявність команд бітового процесора дозволяє істотно скоротити об'єм коду управляючих програм і час їхнього виконання.

У ряді МК виділяють також групу команд управління ресурсами контролера, які використовуються для настроювання режимів роботи портів вводу/виводу, управління таймером і т.п. У більшості сучасних МК внутрішніх ресурсів контролера відображаються в пам'яті даних, тому для мети управління ресурсами використовуються команди пересилання даних.

Система команд МК у порівнянні із системою команд універсального МП має, як правило, менш розвинуті групи арифметичних і логічних команд, зате більш потужні групи команд пересилання даних і управління. Ця особливість пов'язана зі сферою застосування МК, яка вимагає, насамперед, контролю навколишнього оточення і формування управляючих впливів.

#### 11.4. Схема синхронізації МК.

Схема синхронізації МК забезпечує формування сигналів синхронізації, необхідних для виконання командних циклів центрального процесора, а також обміну інформацією з внутрішньою магістраллю. У залежності від виконання центрального процесора командний цикл може містити в собі від одного до декількох (4 - 6) тактів синхронізації. Схема синхронізації формує також мітки часу, необхідні для роботи таймерів МК. До складу схеми синхронізації входять дільники частоти, які формують необхідні послідовності синхросигналів.

**12. Пам'ять програм і даних МК.**

У МК використовується три основних типи пам'яті. Пам'ять програм являє собою постійну пам'ять (ПЗП), призначену для збереження програмного коду (команд) і констант. Її вміст у ході виконання програми не змінюється. Пам'ять даних призначена для збереження змінних у процесі виконання програми і являє собою ОЗП. Регістри МК - цей вид пам'яті містить у собі внутрішні регістри процесора і регістри, що служать для управління периферійними пристроями (регістри спеціальних функцій).

#### 12.1. Пам'ять програм.

Основною властивістю пам'яті програм є її енергонезалежність, тобто можливість збереження програми при відсутності живлення. Варто розрізняти наступні типи енергонезалежної пам'яті програм:

* ПЗП масочного типу - mask-ROM. Вміст комірок ПЗП цього типу заноситься при її виготовленні за допомогою масок і не може бути з часом заміненим або допрограмованим. Тому МК із таким типом пам'яті програм варто використовувати тільки після досить тривалої дослідної експлуатації. Основним недоліком даної пам'яті є необхідність значних витрат на створення нового комплекту фотошаблонів і їхнє впровадження у виробництво. Зазвичай такий процес займає 2-3 місяці і є економічно вигідним тільки при випуску десятків тисяч приладів. ПЗП масочного типу забезпечують високу надійність збереження інформації з причини програмування в заводських умовах з наступним контролем результату.
* ПЗП, програмовані користувачем, з ультрафіолетовим стиранням - EPROM (Erasable Programmable ROM). ПЗП даного типу програмуються електричними сигналами і стираються за допомогою ультрафіолетового опромінення. Комірка пам'яті EPROM являє собою МОН-транзистор з "плаваючим" затвором, заряд на який переноситься з керуючого затвора при подачі відповідних електричних сигналів. Для стирання вмісту комірки вона опромінюється ультрафіолетовим світлом, яке надає зарядові на затворі транзистора енергію, яка достатня для подолання потенційного бар'єра і стікання на підкладку. Цей процес може займати від декількох секунд до декількох хвилин. МК із EPROM допускають багаторазове програмування і випускаються в керамічному корпусі з кварцовим віконцем для доступу ультрафіолетового світла. Такий корпус коштує досить дорого, що значно збільшує вартість МК. Для зменшення вартості МК із EPROM його укладають у корпус без віконця (версія EPROM з однократним програмуванням).
* ПЗП, однократно програмовані користувачем, - OTPROM (One-Time Programmable ROM). Являють собою версію EPROM, виконану в корпусі без віконця для зменшення вартості МК на його основі. Скорочення вартості при використанні таких корпусів настільки значне, що останнім часом ці версії EPROM часто використовують замість масочних ПЗП.
* ПЗП, програмовані користувачем, з електричним стиранням - EEPROM (Electrically Erasable Programmable ROM). ПЗП даного типу можна вважати новим поколінням EPROM, у яких стирання комірок пам'яті відбувається також електричними сигналами за рахунок використання тунельних механізмів. Застосування EEPROM дозволяє стирати і програмувати МК, не знімаючи його з плати. Таким чином можна проводити налагодження і модернізацію програмного забезпечення. Це дає величезний виграш на початкових стадіях розробки мікроконтролерних систем або в процесі їх вивчення, коли багато часу іде на пошук причин непрацездатності системи і виконання циклів стирання-програмування пам'яті програм. За ціною EEPROM займають середнє місце між OTPROM і EPROM. Технологія програмування пам'яті EEPROM допускає побайтове стирання і програмування комірок. Незважаючи на очевидні переваги EEPROM, тільки в рідких моделях МК така пам'ять використовується для збереження програм. Це пов'язано з тим, що, по-перше, EEPROM мають обмежений об'єм пам'яті. По-друге, майже одночасно з EEPROM з'явилися Flash-ПЗП, що при подібних споживчих характеристиках мають меншу вартість;
* ПЗП з електричним стиранням типу Flash - Flash-ROM. Функціонально Flash-пам'ять мало відрізняється від EEPROM. Основна відмінність полягає в способі стирання записаної інформації. У пам'яті EEPROM стирання відбувається окремо для кожного комірки, а в Flash-пам'яті стирати можна тільки цілими блоками. Якщо необхідно змінити вміст однієї комірки Flash-пам'яті, буде потрібно перепрограмувати весь блок. Спрощення декодувальних схем у порівнянні з EEPROM привело до того, що МК із Flash-пам'яттю стають конкурентноздатними по відношенню не тільки до МК з однократно програмованими ПЗП, але і з масочними ПЗП також.

#### 12.2. Пам'ять даних.

Пам'ять даних МК виконується, як правило, на основі статичного ОЗП. Термін "статичне" означає, що вміст комірок ОЗП зберігається при зниженні тактової частоти МК до як завгодно малих значень (з метою зниження енергоспоживання). Більшість МК мають такий параметр, як "напруга збереження інформації" - USTANDBY. При зниженні напруги живлення нижче мінімально допустимого рівня UDDMIN, але вище рівня USTANDBY робота програми МК виконуватися не буде, але інформація в ОЗП зберігається. При відновленні напруги живлення можна буде проініціалізувати МК і продовжити виконання програми без утрати даних. Рівень напруги збереження складає зазвичай близько 1 В, що дозволяє в разі потреби перевести МК на живлення від автономного джерела (батареї) і зберегти в цьому режимі дані ОЗП.

Об'єм пам'яті даних МК, як правило, невеликий і складає переважно десятки і сотні байт. Цю обставину необхідно враховувати при розробці програм для МК.

#### 12.3. Регістри МК.

Як і всі МШС, МК мають набір регістрів, що використовуються для управління його ресурсами. У число цих регістрів входять звичайно регістри процесора (акумулятор, регістри стану, індексні регістри), регістри управління (регістри управління перериваннями, таймером), регістри, що забезпечують ввід/вивід даних (регістри даних портів, регістри управління паралельним, послідовним або аналоговим вводом/виводом). Звертання до цих регістрів може відбуватися по-різному.

У МК із RISC-процесором усі регістри розташовуються за адресами, що явно задаються. Це забезпечує більш високу гнучкість при роботі процесора. Одним з важливих питань є розміщення регістрів в адресному просторі МК. У деяких МК усі регістри і пам'ять даних розташовуються в одному адресному просторі. Це означає, що пам'ять даних сполучена з регістрами. Такий підхід називається "відображенням ресурсів МК на пам'ять". В інших МК адресний простір пристроїв вводу/виводу відділено від загального простору пам'яті. Окремий простір вводу/виводу дає деяку перевагу процесорам з гарвардською архітектурою, забезпечуючи можливість зчитувати команди під час звертання до регістра вводу/виводу.

#### 12.4. Стек МК.

У мікроконтролерах ОЗП даних використовується також для організації виклику підпрограм і обробки переривань. При цих операціях уміст програмного лічильника й основних регістрів зберігається і потім відновлюється при поверненні до основної програми.

У фон-нейманівській архітектурі використовується єдина область пам'яті, у тому числі, і для реалізації стека. При цьому знижується продуктивність пристрою, тому що одночасний доступ до різних видів пам'яті неможливий. Зокрема, при виконанні команди виклику підпрограми наступна команда вибирається після того, як у стек буде поміщений уміст програмного лічильника.

У гарвардській архітектурі стекові операції відбуваються в спеціально виділеній для цієї мети пам'яті. Це означає, що при виконанні програми виклику підпрограм процесор з гарвардською архітектурою проводить кілька дій одночасно.

Необхідно пам'ятати, що МК обидвох архітектур мають обмежену ємність пам'яті для збереження даних.

#### 12.5. Зовнішня пам'ять.

Незважаючи на існуючу тенденцію щодо переходу до закритої архітектури МК, у деяких випадках виникає необхідність підключення додаткової зовнішньої пам'яті (як пам'яті програм, так і даних).

Якщо МК містить спеціальні апаратні засоби для підключення зовнішньої пам'яті, то ця операція відбувається штатним способом.

Другий, більш універсальний, спосіб полягає в тому, щоб використовувати порти вводу/виводу для підключення зовнішньої пам'яті і реалізувати звертання до пам'яті програмними засобами. Такий спосіб дозволяє задіяти прості пристрої вводу/виводу без реалізації складних шинних інтерфейсів, однак приводить до зниження швидкодії системи при звертанні до зовнішньої пам'яті.

### **12.6. Порти вводу/виводу.**

Кожен МК має деяку кількість ліній вводу/виводу, що об'єднані в багаторозрядні паралельні порти вводу/виводу. У пам'яті МК кожному порту вводу/виводу відповідає своя адреса регістра даних. Звертання до регістра даних порту вводу/виводу відбувається тими ж командами, що і звертання до пам'яті даних. Крім того, у багатьох МК окремі розряди портів можуть бути опитані або встановлені командами бітового процесора.

У залежності від реалізованих функцій розрізняють наступні типи паралельних портів:

* однонапрямлені порти, призначені тільки для вводу або тільки для виводу інформації;
* двонапрямлені порти, напрямок передачі яких (ввід або вивід) визначається в процесі ініціалізації МК;
* порти з альтернативною функцією (мультиплексовані порти). Окремі лінії цих портів використовуються спільно з вмонтованими периферійними пристроями МК, такими як таймери, АЦП, контролери послідовних інтерфейсів;
* порти з програмно керованою схемотехнікою вхідного/вихідного буфера.

Порти виконують роль пристроїв часового узгодження функціонування МК і об'єкта управління, які, в загальному випадку, працюють асинхронно. Розрізняють три типи алгоритмів обміну інформацією між МК і зовнішнім пристроєм через паралельні порти вводу/виводу:

* режим простого програмного вводу/виводу;
* режим уводу/виводу зі стробом;
* режим уводу/виводу з повним набором сигналів підтвердження обміну.

### **13.Таймери і процесори подій.**

Більшість задач управління, які реалізуються за допомогою МК, вимагають виконання їх у реальному часі. Під цим розуміється здатність системи одержувати інформацію про стан керованого об'єкта, виконувати необхідні розрахункові процедури і видавати керуючі сигнали протягом інтервалу часу, достатнього для бажаної зміни стану об'єкта .

Покладати функції формування управління в реальному масштабі часу тільки на центральний процесор неефективно, тому що це займає ресурси, необхідні для розрахункових процедур. Тому в більшості сучасних МК використовується апаратна підтримка роботи в реальному часі з використанням таймера (таймерів).

Модулі таймерів служать для прийому інформації про час настання тих або інших подій від зовнішніх датчиків подій, а також для формування керуючих впливів у часі.

Модуль таймера 8-розрядного МК являє собою 8-ми або 16-розрядний лічильник зі схемою управління. Схемотехнікою МК звичайно передбачається можливість використання таймера в режимі лічильника зовнішніх подій, тому його часто називають таймером/лічильником.


Рис. 13.1. Структура модуля таймера/лічильника.

У пам'яті МК 16-розрядний лічильник відображається двома регістрами: TH - старший байт лічильника, TL - молодший байт. Регістри доступні для читання і для запису. Напрямок відліку - тільки прямий, тобто при надходженні вхідних імпульсів уміст лічильника інкрементується. У залежності від настроювання лічильник може використовувати одне з джерел вхідних сигналів:

* імпульсну послідовність з виходу керованого дільника частоти fBUS;
* сигнали зовнішніх подій, що надходять на вхід TOCKI контролера.

У першому випадку говорять, що лічильник працює в режимі таймера, у другому - у режимі лічильника подій. При переповненні лічильника встановлюється в "одиницю" тригер переповнення TF, що генерує запит на переривання, якщо переривання від таймера дозволені. Пуск і зупинка таймера можуть здійснюватися тільки під управлінням програми. Програмним способом можна також установити старший і молодший біти лічильника в довільний стан або прочитати поточний код лічильника.

Розглянутий "класичний" модуль таймера/лічильника широко застосовується в різних моделях простих МК. Він може використовуватися для виміру часових інтервалів і формування послідовності імпульсів. Основними недоліками "класичного" таймера/лічильника є:

* втрати часу на виконання команд пуску і зупинки таймера, що створює помилки при вимірюванні часових інтервалів і обмежує мінімальну тривалість вимірюваних інтервалів часу одиницями мс.;
* складності при формуванні часових інтервалів (міток часу), відмінних від періоду повного коефіцієнта відліку, рівного (Кділ/fBUS)·216;
* неможливість одночасного обслуговування (вимірювання або формування імпульсного сигналу) відразу декількох каналів.

Перші із двох перерахованих недоліків були усунуті в удосконаленому модулі таймера/лічильника, який застосовується в МК сімейства MCS-51 (Intel). Додаткова логіка рахункового входу дозволяє тактовим імпульсам надходити на вхід лічильника, якщо рівень сигналу на одній з ліній уводу дорівнює "1". Таке рішення підвищує точність виміру часових інтервалів, тому що запуск і зупинка таймера відбувається апаратно. Також в удосконаленому таймері реалізований режим перезавантаження лічильника довільним кодом у момент переповнення. Це дозволяє формувати часові послідовності з періодом, відмінним від періоду повного коефіцієнта відліку.

Однак ці удосконалення не усувають головного недоліку модуля "класичного" таймера - одноканального режиму роботи. Удосконалювання підсистеми реального часу МК ведеться за наступними напрямками:

* збільшення кількості модулів таймерів/лічильників. Цей шлях характерний для фірм, що випускають МК зі структурою MCS-51, а також для МК компаній Mitsubishi і Hitachi;
* модифікація структури модуля таймера/лічильника, при якій збільшення кількості каналів досягається не за рахунок збільшення кількості лічильників, а за рахунок уведення додаткових апаратних засобів вхідного захоплення (input capture - IC) і вихідного порівняння (output compare - OC). Такий підхід використовується, зокрема, у МК компанії Motorola.

**14. Модуль переривань МК.**

Обробка переривань у МК відбувається відповідно до загальних принципів обробки переривань у мікропроцесорній техніці (МПТ). Модуль переривань приймає запити переривання й організовує перехід до виконання визначеної програми. Запити переривання можуть надходити як від зовнішніх джерел, так і від джерел, розташованих у різних внутрішніх модулях МК.

Як входи для прийому запитів від зовнішніх джерел найчастіше використовуються виводи паралельних портів вводу/виводу, для яких ця функція є альтернативною. Джерелами запитів зовнішніх переривань також можуть бути будь-які зміни зовнішніх сигналів на деяких спеціально виділених лініях портів вводу/виводу.

Джерелами внутрішніх запитів переривань можуть служити наступні події:

* переповнення таймерів/лічильників;
* сигнали від каналів вхідного захоплення і вихідного порівняння таймерів/лічильників або від процесора подій;
* готовність пам'яті EEPROM;
* сигнали переривання від додаткових модулів МК, включаючи завершення передачі або прийому інформації з одному з послідовних портів та інші.

Будь-який запит переривання надходить на обробку, якщо переривання в МК дозволені і дозволене переривання за даним запитом. Адреса, яка завантажується в програмний лічильник при переході до обробки переривання, називається "вектором переривання". У залежності від організації модуля переривань конкретного МК різні джерела переривань можуть мати різні вектори або використовувати деякі з них спільно. Використання різними перериваннями одного вектора зазвичай не викликає проблем при розробці програмного забезпечення, тому що апаратна частина МК фіксована, а контролер найчастіше виконує одну-єдину програму.

**15. Мінімізація енергоспоживання в системах на основі МК.**

Малий рівень енергоспоживання є найчастіше визначальним фактором при виборі способу реалізації цифрової керуючої системи. Сучасні МК надають користувачу великі можливості в плані економії енергоспоживання і мають, як правило, наступні основні режими роботи:

* **активний режим** (Run mode) - основний режим роботи МК. У цьому режимі МК виконує робочу програму, і всі його ресурси доступні. Споживана потужність має максимальне значення PRUN. Більшість сучасних МК виконані за КМОН-технологією (комплементарний метал-оксидний-напівпровідник), тому потужність споживання в активному режимі сильно залежить від тактової частоти;
* **режим очікування** (Wait mode, Idle mode або Halt mode). У цьому режимі припиняє роботу центральний процесор, але продовжують функціонувати периферійні модулі, які контролюють стан об'єкта управління. При необхідності сигнали від периферійних модулів переводять МК в активний режим, і робоча програма формує необхідні керуючі сигнали. Переведення МК із режиму очікування в робочий режим здійснюється за перериваннями від зовнішніх джерел або периферійних модулів, або при ініціалізації МК. У режимі очікування потужність споживання МК PWAIT знижується в порівнянні з активним режимом у 5...10 раз;
* **режим зупинки** (Stop mode, Sleep mode або Power Down mode). У цьому режимі припиняє роботу як центральний процесор, так і більшість периферійних модулів. Перехід МК зі стану зупинки в робочий режим можливий, як правило, тільки за перериваннями від зовнішніх джерел або після подачі сигналу ініціалізації. У режимі зупинки потужність споживання МК PSTOP знижується в порівнянні з активним режимом приблизно на три порядки і складає одиниці мікроват.

Два останніх режими називають режимами зниженого енергоспоживання. Мінімізація енергоспоживання системи на МК досягається за рахунок оптимізації потужності споживання МК в активному режимі, а також використання режимів зниженого енергоспоживання.

Потужність споживання МК в активному режимі є однією з найважливіших характеристик контролера. Вона в значній мірі залежить від напруги живлення МК і частоти його тактування.

У залежності від діапазону напруг живлення усі МК можна розділити на три основні групи:

* МК із напругою живлення 5,0 В±10%. Ці МК призначені, як правило, для роботи в складі пристроїв з живленням від промислової або побутової мережі, мають розвинуті функціональні можливості і високий рівень енергоспоживання.
* МК із розширеним діапазоном напруг живлення: від 2,0...3,0 В до 5,0-7,0 В. МК даної групи можуть працювати в складі пристроїв як з мережевим, так і з автономним живленням.
* МК зі зниженою напругою живлення: від 1,8 до 3 В. Ці МК призначені для роботи в пристроях з автономним живленням і забезпечують ощадливу витрату енергії елементів живлення.

Залежність струму споживання від напруги живлення МК майже прямо пропорційна. Тому зниження напруги живлення дуже істотно знижує потужність споживання МК. Необхідно, однак, мати на увазі, що для багатьох типів МК зі зниженням напруги живлення зменшується максимально допустима частота тактування, тобто виграш у споживаній потужності супроводжується зниженням продуктивності системи.

Більшість сучасних МК виконані за технологією КМОН, отже потужність споживання в активному режимі PRUN практично прямо пропорційна тактовій частоті. Тому, вибираючи частоту тактового генератора, не слід прагнути до гранично високої швидкодії МК у задачах, які цього не вимагають. Часто визначальним фактором виявляється здатність вимірювачів або формувачів часових інтервалів на основі таймера або швидкість передачі даних послідовним каналом.

У більшості сучасних МК використовується статична КМОН-технологія, тому вони здатні працювати при яких завгодно низьких тактових частотах аж до нульових. У довідникових даних при цьому вказується, що мінімальна частота тактування дорівнює dc (direct current). Це означає, що можливо використання МК у покроковому режимі, наприклад, для налагодження. Потужність споживання МК при низьких частотах тактування зазвичай висвітлює значення струму споживання при fOSC = 32768 Гц.

**16. Тактові генератори МК.**

Сучасні МК містять вмонтовані тактові генератори, які вимагають мінімальної кількості зовнішніх часозадаючих елементів. На практиці використовуються три основних способи задавання тактової частоти генератора: за допомогою кварцового резонатора, керамічного резонатора і зовнішньої RC-ланки.

Типова схема підключення кварцового або керамічного резонатора наведена на Рис. 15.1а.


Рис. 15.1. Тактування МК з використанням кварцового або керамічного резонаторів (а) і з використанням RC-ланки (б).

Кварцовий або керамічний резонатор Q підключається до виводів XTAL1 і XTAL2, які зазвичай це вхід і вихід інвертуючого підсилювача. Номінали конденсаторів C1 і C2 визначаються виробником МК для конкретної частоти резонатора. Іноді потрібно увімкнути резистор порядку декількох мегаом між виводами XTAL1 і XTAL2 для стабільної роботи генератора.

Використання кварцового резонатора дозволяє забезпечити високу точність і стабільність тактової частоти. Такий рівень точності потрібний для забезпечення точного ходу годинника реального часу або організації інтерфейсу з іншими пристроями. Основними недоліками кварцового резонатора є його низька механічна міцність і відносно висока вартість.

При менш жорстких вимогах до стабільності тактової частоти можливе використання більш стійких до ударного навантаження керамічних резонаторів. Багато керамічних резонаторів мають вмонтовані конденсатори, що дозволяє зменшити кількість зовнішніх елементів, що підключаються, від трьох до одного. Керамічні резонатори мають розкид частот порядку декількох десятих часток відсотка (звичайно близько 0,5%).

Найдешевшим способом задавання тактової частоти МК є використання зовнішньої RC-ланки, як показано на Рис. 15.1б. Зовнішня RC-ланка не забезпечує високої точності задавання тактової частоти. Це неприйнятно для багатьох задач, де потрібно точний підрахунок часу. Однак існує маса практичних задач, де точність задавання тактової частоти не має великого значення.

Залежність тактової частоти МК від номіналів RC-ланки залежить від конкретної реалізації внутрішнього генератора і наводиться в посібнику з застосування контролера.

Практично всі МК допускають роботу від зовнішнього джерела тактового сигналу, що підключається до входу XTAL1 внутрішнього підсилювача. За допомогою зовнішнього тактового генератора можна задати будь-яку тактову частоту МК і забезпечити синхронну роботу декількох пристроїв.

Деякі сучасні МК містять вмонтовані RC або кільцеві генератори, які дозволяють контролеру працювати без зовнішніх ланок синхронізації. Робота внутрішнього генератора зазвичай дозволяється шляхом програмування відповідного біта регістра конфігурації МК.

**17. Основні особливості мікроконтролерів серії PIC.**

**17.1. Склад і призначення сімейств PIC-контролерів.**

Мікроконтролери сімейств PIC (Peripheral Interface Controller) компанії Microchip поєднують усі передові технології мікроконтролерів: електрично програмовані користувачем ППЗП, мінімальне енергоспоживання, високу продуктивність, добре розвинуту RISC-архітектуру, функціональну закінченість і мінімальні розміри. Широка номенклатура виробів забезпечує використання мікроконтролерів у пристроях, призначених для різноманітних сфер застосування.

Перші мікроконтролери компанії Microchip PIC16C5x з'явилися наприкінці 1980-х років і завдяки своїй високій продуктивності і низької вартості склали серйозну конкуренцію 8-розрядним МК із CISC-архітектурою, які виготовлялися на той час.

Висока швидкість виконання команд у PIC-контролерах досягається за рахунок використання двохшинної гарвардської архітектури замість традиційної одношинної фон-нейманівської.

Мікроконтролери PIC містять RISC-процесор із симетричною системою команд, що дозволяє виконувати операції з будь-яким регістром, використовуючи довільний метод адресації. Користувач може зберігати результат операції в самому регістрі-акумуляторі або в другому регістрі, який використовується для операції.

В даний час компанія Microchip випускає п'ять основних сімейств 8-розрядних RISC-мікроконтролерів, сумісних знизу нагору за програмним кодом:

* **PIC12CXXX** - сімейство мікроконтролерів, що випускаються в мініатюрному 8-вивідному виконанні. Ці мікроконтролери випускаються як з 12-розрядною (33 команди), так і з 14-розрядною (35 команд) системою команд. Містять вмонтований тактовий генератор, таймер/лічильник, сторожовий таймер, схему управління перериваннями. У складі сімейства є мікроконтролери з убудованим 8-розрядним чотирьохканальним АЦП. Здатні працювати при напрузі живлення до 2,5 В;
* **PIC16C5Х** - базове сімейство мікроконтролерів з 12-розрядними командами (33 команди), що випускається в 18-, 20- і 28-вивідних корпусах. Являють собою прості недорогі мікроконтролери з мінімальною периферією. Здатність працювати при малій напрузі живлення (до 2 В) робить їх зручними для застосування в переносних конструкціях. До складу сімейства входять мікроконтролери підгрупи PIC16HV5XX, здатні працювати безпосередньо від батареї в діапазоні напруг живлення до 15 В;
* **PIC16CXXX** - сімейство мікроконтролерів середнього рівня з 14-розрядними командами (35 команд). Найбільш численне сімейство, що поєднує мікроконтролери з різноманітними периферійними пристроями, до складу яких входять аналогові компаратори, аналогово-цифрові перетворювачі, контролери послідовних інтерфейсів SPI, USART і I2C, таймери-лічильники, модулі захоплення/порівняння, широтно-імпульсні модулятори, сторожові таймери, супервізорні схеми і так далі;
* **PIC17CXXX** - сімейство високопродуктивних мікроконтролерів з розширеною системою команд 16-розрядного формату (58 команд), що працюють на частоті до 33 Мгц, з об'ємом пам'яті програм до 16 Кслів. Крім великої периферії, 16-рівневого апаратного стека і векторної система переривань, майже всі мікроконтролери цього сімейства мають убудований апаратний множник 8х8, що виконує операцію множення за один машинний цикл. Є одними із самих швидкодіючих у класі 8-розрядних мікроконтролерів;
* **PIC18CXXX** - сімейство високопродуктивних мікроконтролерів з розширеною системою команд 16-розрядного формату (75 команд) і убудованим 10-розрядним АЦП, які працюють на частоті до 40 Мгц. Містять 31-рівневий апаратний стек, вмонтовану пам'ять команд до 32 Кслів і здатні адресувати до 4 Кбайт пам'яті даних і до 2 Мбайт зовнішньої пам'яті програм. Розширене RISC-ядро мікроконтролерів даного сімейства оптимізоване під використання нового Сі-компілятора.

Більшість PIC-контролерів випускаються з однократно програмованою пам'яттю програм (OTP), з можливістю внутрисхемного програмування або масочним ПЗП. Для мети налагодження пропонуються більш дорогі версії з ультрафіолетовим стиранням і Flash-пам'яттю. Повний список модифікацій PIC-контролерів, що випускаються, включає порядку п'ятисот найменувань. Тому продукція компанії перекриває майже весь діапазон застосувань 8-розрядних мікроконтролерів.

Найбільш розповсюдженими сімействами PIC-контролерів є PIC16CXXX і PIC17CXXX.

#### 17.2. Мікроконтролери сімейств PIC16CXXX і PIC17CXXX.

Основним призначенням мікроконтролерів сімейств PIC16 і PIC17, як випливає з абревіатури PIC (Peripheral Interface Controller), є виконання інтерфейсних функцій. Цим підрозумівається особливості їхньої архітектури:

* RISC-система команд, що характеризується малим набором одноадресних інструкцій (33, 35 або 58), кожна з яких має довжину в одне слово (12, 14 або 16 біт) і більшість виконується за один машинний цикл. У системі команд відсутні складні арифметичні команди (множення, ділення), гранично скорочений набір умовних переходів;
* висока швидкість виконання команд: при тактовій частоті 20 Мгц час машинного циклу складає 200 нс (швидкодія складає 5 млн. операцій/сек);
* наявність потужних драйверів (до 25 ма) на лініях портів вводу/виводу, що дозволяє підключати безпосередньо до них досить потужне навантаження, наприклад, світлодіоди.
* низька потужність споживання;
* орієнтація на цінову нішу гранично низької вартості, що визначає використання дешевих корпусів з малою кількістю виводів (8, 14, 18, 28), відмова від зовнішніх шин адреси і даних (крім PIC17C4X), використання спрощеного механізму переривань та апаратного стека.

#### 17.3. Особливості архітектури мікроконтролерів сімейства PIC16CXXX.

Мікроконтролери сімейства PIC16CXXX, виконані за технологією HCMOS являють собою 8-розрядні мікроконтролери на основі RISC-процесора, виконані за гарвардською архітектурою. Мають вмонтований ПЗП команд об'ємом від 0,5 до 4 Кслів (розрядність слова команд дорівнює 12 - 14 біт). Пам'ять даних PIC-контролерів організована у виді реєстрового файлу об'ємом 32 - 128 байт, у якому від 7 до 16 регістрів відведено для управління системою та обміну даними з зовнішніми пристроями.

Одним з основних переваг цих пристроїв є дуже широкий діапазон напруг живлення (2 - 6 В). Струм споживання на частоті 32768 Гц складає менше 15 мкА, на частоті 4 МГц - 1-2 мА, на частоті 20 МГц 5-7 мА і у режимі мікроспоживання (режим SLEEP) - 1-2 мкА. Випускаються модифікації для роботи в трьох температурних діапазонах: від 0 до +70°С, від -40 до +85°С та від -40 до +125°С.

Кожен з контролерів містить універсальні (від 1 до 3) сторожові таймери, а також надійно збудовану систему ініціалізації при увімкненні живлення. Частота внутрішнього тактового генератора задається або кварцовим резонатором, або RC-ланкою у діапазоні 0 - 25 Мгц. PIC-контролери мають від 12 до 33 ліній цифрового вводу-виводу, причому кожна з них може бути незалежно настроєна на ввід або вивід.

У пристрій PIC16C64 входить широтно-імпульсний модулятор, за допомогою якого можна реалізувати ЦАП з роздільною здатністю до 16 розрядів. Тут є і послідовний двонапрямлений синхронно-асинхронний порт, що забезпечує можливість організації шини I2C. Прилади PIC16C71 і PIC16C74 містять вмонтований багатоканальний 8-розрядний АЦП із пристроєм вибірки-збереження.

З програмної точки зору PIC-контролер це 8-розрядний RISC-процесор з гарвардською архітектурою. Кількість команд невелика - від 33 до 35. Усі команди мають однакову довжину і, крім команд розгалуження, виконуються за чотири періоди тактової частоти (на відмінність, наприклад, від 12 періодів для I87C51). Підтримуються безпосередній, непрямий і відносний методи адресації, можна ефективно керувати окремими бітами в межах усього реєстрового файлу. Стек реалізований апаратно. Його максимальна глибина складає два або вісім рівнів у залежності від типу контролера. Майже у всіх мікросхемах PIC є система переривань, джерелами яких можуть бути таймер і зовнішні сигнали. Система команд практично симетрична і, як наслідок, легка в освоєнні.

Застосування PIC-контролерів доцільне в нескладних приладах з обмеженим струмом споживання (автономні пристрої, прилади з живленням від телефонної лінії і т.п.). Завдяки малій кількості компонентів, використовуваних при побудові таких приладів, їхні розміри зменшуються, а надійність збільшується.

Типовим представником мікроконтролерів сімейства PIC16CXXX є мікроконтролери підгрупи PIC16F8X.

**18. Робототехнічні системи. Базова термінологія.**

**18.1. Завдання та історія робототехніки, основні передумови до застосування.**

Сучасна робототехніка виникла на основі синтезу механіки та кібернетики і дала поштовх новому напрямку їх розвитку. Для механіки це виявилося пов'язано з багатоланковими механізмами типу маніпуляторів, а для кібернетики - з інтелектуальним керуванням, яке потрібно для роботів останнього покоління зі штучним інтелектом.

Таким чином задача робототехніки - це розвиток і синтез механіки та кібернетики з метою створення і застосування роботів і заснованих на їх використанні робототехнічних систем різного призначення.

Роль роботів у таких системах та комплексах може бути різною - від основної, коли роботи здійснюють головні функції, до допоміжної, коли роботи обслуговують основне або допоміжне обладнання, яке виконує ці функції. Системи і комплекси, автоматизовані за допомогою роботів, прийнято називати *роботизованими.* Роботизовані системи та комплекси, в яких роботи виконують основні функції, називають *робототехнічними.*

Походження слова «робот» має слов'янське коріння. Вперше ще в 1920 р. його ввів відомий чеський письменник К. Чапек у своїй фантастичній п'єсі «RUR» («Россумовскіе універсальні роботи»), де фігурували так названі механічні робочі, призначені для заміни людей на важких фізичних роботах. Чеське слово "robota" означає важкий підневільну працю. У американського письменника А. Азімова в циклі оповідань "Я робот" був той самий підхід в погляді про те, що собою має представляти пристрій званий "роботом".

Помилковість їх бачення полягала в тому, що і Чапек та Азімов представляли робота як копію людини, якій притаманне виконання зайвих функцій не потрібних для здійснення конкретних завдань.

Термін "промисловий робот" з'явився в 70-і роки. Перші роботи були випущені фірмою АМF в 1962 р. в США, потім в: 1966 р. в СРСР (ЕНІКМАШ); 1967 р. у Великобританії; 1968 р. у Швеції і Японії; 1971 р. у ФРН; 1972 р. у Франції; 1973 р. в Італії.

Ці роботи представляли собою пристрої, які вчиняють деякі дії за заданою програмою і не мали конкретного призначенняя і лише в 1971 р. з'явилися перші "сучасні" роботи промислового призначення - промислові роботи (ПР), а автоматизовані на їх базі технологічні комплекси - *роботизованими технологічними комплексами* (РТК). ПР складають 90% всього парку роботів у світі.

Однією з головних причин створення ПР у всьому світі є економія коштів, проте в СРСР за даними за 1988 р. терміни окупності ПР в Мінавтопрому склала 38 років, а в Мінважмашу - 196 років. У 1985 р. в СРСР було впроваджено у виробництво близько 600 ПР загальною вартістю 10 млн. руб., А ефективність їх використання склала всього 0,2% на рік, т.а загальний термін окупності склав 500 років.

За кордоном ефективність використання ПР природно вище, а окупність відповідно - нижче, але ці цифри будуть не суттєво відрізнятися від даних наведених по СРСР (в 3-5 разів).

**18.2. Основні терміни і визначення.**

Маніпулятор (М) - пристрій, призначений для імітації рухових і робочих функцій руки людини. Метод управління М може бути біотехнічним (ручним), інтерактивним (змішаним) і автоматичним.

До маніпуляторам з ручним керуванням відносяться т.зв. копіюючі маніпулятори, телеоператори і т.п. Першими з'явилися М з біотехнічних управлінням і були призначені для роботи з об'єктами, безпосередній контакт з якими для людини шкідливий або небезпечний.

Весь клас маніпуляційних машин і механізмів, якими займається робототехніка, має загальне найменування «роботи і маніпулятори».

Визначення, які ми наводимо дані у відповідних вітчизняних ГОСТах. За кордоном в цілому використовують ту ж термінологію. Виняток становить лише Японія, де в загальне поняття «робот» включені ще й всі види маніпуляторів аж до ручних. Тому офіційні японські дані про парк роботів, якщо при цьому не робиться відповідних застережень, виявляються завищеними в шість-сім разів у порівнянні з даними інших країн.

Об'єкт маніпулювання - тіло, переміщуване в просторі маніпулятором (предмети обробки ПО, інструмент, захватний орган ЗО і т.д.)

Структурна схема маніпулятора включає такі елементи:

а) задаючий орган ЗО - призначений для створення керуючих сигналів і рухів;

б) виконавчий орган ВО- функціональна частина М, призначена для вчинення дій за сигналами, створюваним ЗО;

в) сполучний орган СО - призначений для зв'язку здо і ВО, в принципі може бути відсутнім;

г) робочий орган РО - частина ВО, призначена для реалізації технологічного призначення М.

Біотехнічні М можуть бути копіюючими, командними і напівавтоматичними.

У копіюючих М рух РВ повторює рух, наприклад, руки оператора. У командних - керування здійснюється по кожній з ступенів рухливості окремо шляхом подачі відповідних керуючих сигналів оператором. У напівавтоматичних - здо містить механізм (рукоятку), який управляє декількома ступенями свободи і процесор, службовець для перетворення сигналів, що надходять від рукоятки, в команди.

Всі біотехнічні М характеризуються відсутністю пам'яті і вимагають безперервного участі оператора в процесі управління.

Автоматичні М працюють без участі людини. До них відносяться автооператори АТ, промислові роботи і М з інтерактивним управлінням.

Автооператор - неперепрограммований автоматичний М.

Промисловий робот - перепрограмувальний автоматичний М.

Інтерактивний М - робот, поперемінно керований автоматично або оператором, оснащений пристроєм пам'яті для автоматичного виконання окремих дій.

В залежності від форми участі людини інтерактивне управління може бути:

- Автоматизованим, тобто чергуються в часі автоматичні та біотехнічні режими;

- Супервизорного, в якому всі частини циклу операцій виконуються автоматично і поетапно, а переходи між етапами задаються оператором.

Діалогове управління - різновид інтерактивного.

**18.3. Покоління промислових роботів.**

В даний час промислові роботи ділять на 3 основні групи (покоління):

1. Роботи першого покоління. До них відносяться неперепрограмміруемие роботи, працюючі по жорсткій програмі: механічні руки і роботи з ЧПК. Ці роботи характеризуються нездатністю адаптуватися до мінливих умов роботи і мають постійну програму руху не залежно від наявності об'єкта маніпулювання. Застосовуються для вирішення простих виробничих завдань, вимагають жорсткого порядку входу в систему (орієнтації деталі або інструмента в просторі, заданого часу спрацьовування, наявності захисних блокувань і т.п.). Це автооператори і механічні руки.

2. Роботи другого покоління. Це адаптивні, які працюють за гнучкою програмою, оснащені датчиками зовнішнього середовища і візуальними системами роботи. Для управління ними застосовують мікроЕОМ, мікропроцесори, а останнім часом - контролери. Ці роботи використовуються для вирішення більш складних завдань, ПР 1-го покоління.

3. Роботи третього покоління. До них відносяться інтегральні, або інтеллектние (інтелектуальні роботи), які здатні повністю адаптуватися до умов роботи та виробництва, володіють можливістю автоматичного збору та обробки інформації. Управління здійснюється за промисловою ЕОМ з евристичної програмою, де оператор програмує тільки кінцеву мету, а самі дії та їх порядок визначає програма.

Важливо відзначити, що покоління ПР не змінюють один одного, а доповнюють і працюють там, де це найбільш доцільно.

ПР 1-го покоління здатні замінити близько 2% робітників;

2-го покоління - 25-30%;

3-го покоління ще до 30%.

**18.4. Склад і режими роботи роботів.**

До складу ПР входять наступні основні частини:

* Маніпулятор, чи інакше механічна система робота;
* Інформаційна система (ІС);
* Система програмного управління (СПУ), або інакше пристрій керування;

У сукупності інформаційна система та система програмного управління утворюють пристрій автоматичного керування (ПАК).

Маніпулятори ПРмістять робочий орган у вигляді захватного пристрої (УЗ), зварювальної головки, фарборозпилювача і т.п. і механізми, необхідні для виконання всіх його рухових функцій:

- Передавальні механізми;

- Виконавчі механізми;

- Приводи;

- Несучі елементи.



Рис. 17.1. Функціональна схема ПР.

Виконавчий механізм ПР з приводом і захватні пристроєм називають рукою маніпулятора (Р). Для переміщення М щодо технологічного обладнання (ТО) використовуються пристрої пересування (УП).

Всі маніпуляційні пристрої характеризуються маневреністю і коефіцієнтом сервізу (КС), під яким розуміють можливість підходу РВ до заданої точки з різних напрямків. КС дає уявлення про рухових можливостях М, т.е про його маневреності. Маневреність М - це число ступенів рухливості при фіксованому положенні РВ, яка визначає можливість обходу маніпулятором перешкод в робочому об'ємі і здатність до виконання складних операцій.

Рухи М поділяються на групи. Так, наприклад, рухи М, забезпеченого найбільш поширеним в ПР РВ у вигляді УЗ бувають наступних видів:

* Орієнтують переміщення УЗ, співмірні з його розмірами;
* Транспортують переміщення, які визначаються розмірами ланок руки і сумірні з розмірами робочого об'єму;
* Координатні переміщення на відстані, що перевищують розміри ПР і розміри робочого об'єму.

До складу ІС входять чутливі (сенсорні) пристрої зовнішнього середовища, система внутрішньої діагностики та пристрої контролю та блокувань. ІС забезпечує збір, первинну обробку та переклад в СПУ даних про функціонування механізмів М робота і про стан зовнішнього середовища.

СПУ призначена для формування та видачі керуючих впливів виконавчим механізмам М відповідно до керуючої програмою.

Під змінювати програму пристроями СПУ розуміють такі, які забезпечують зміну послідовності та (або) значень переміщень по ступенях рухливості і керуючих функцій на пульті керування. Це зміна керуючої програми може бути виконане автоматичні або за допомогою оператора.

СПУ містить: пульт управління (ПРК), за допомогою якого оператор здійснює введення і контроль завдання; запам'ятовуючий пристрій (ЗУ), в якому зберігається вся необхідна інформація, включаючи програми робіт; обчислювальний пристрій (ВУ), що реалізує алгоритм управління маніпулятором; блок керування приводами (БУП) механізмів маніпулятора.

Зі схеми видно, що ПР і ТО включені в єдиний цикл роботи і містять загальний пульт управління всім ТП.

Можливі два варіанти режиму роботи ПР: режим програмування (режим навчання), при якому в запам'ятовуючий пристрій вводиться керуюча програма, і режим виконання технологічних операцій (режим роботи).

**19.Класифікація. Функціональна схема системи управління роботом.**

**19.1. Класифікація промислових роботів.**

Промислові роботи класифікують за такими ознаками:

* за характером виконуваних технологічних операцій:
	+ основні;
	+ допоміжні;
	+ універсальні;
* за видом виробництва:
	+ ливарні;
	+ зварювальні;
	+ ковальсько-пресові;
	+ для механічної обробки;
	+ складальні;
	+ фарбувальні;
	+ транспортно-складські;
* за системою координат руки маніпулятора:
	+ прямокутна;
	+ циліндрична;
	+ сферична;
	+ сферична кутова (ангулярна);
	+ інші;
* **За кількістю маніпуляторів:**
	+ Одноманіпуляторние (однорукі);
	+ Дворукі;
	+ Трехрукіе;
	+ Чотирирукої.
* за вантажопідйомністю:
	+ надлегкі (до 10 Н);
	+ легкі (до 100 Н);
	+ середні (до 2000 Н);
	+ важкі (до 10000 Н);
	+ надважкі (понад 10000 Н);
* за типом силового приводу:
	+ електромеханічний;
	+ пневматичний;
	+ гідравлічний;
	+ комбінований;
* за рухливістю основи:
	+ мобільні;
	+ стаціонарні;
* за видом програми:
	+ з жорсткою програмою;
	+ перепрограмовувані;
	+ адаптивні;
	+ з елементами штучного інтелекту;
* за характером програмування:
	+ позиційне;
	+ контурне;
	+ комбіноване.

**19.2.Принциповий пристрій промислового робота.**

Маніпулятор промислового робота за своїм функціональним призначенням повинен забезпечувати рух вихідної ланки і , закріпленого в ньому, об'єкта маніпулювання в просторі по заданій траєкторії і з заданою орієнтацією. Для повного виконання цієї вимоги основний механізм важеля маніпулятора повинен мати не менше шести рухомих елементів, причому рух по кожній з них має бути керованим. Промисловий робот з шістьма рухомими елементами є складною автоматичною системою. Ця система складна як у виготовленні, так і в експлуатації. Тому в реальних конструкціях промислових роботів часто використовуються механізми з числом рухомих елементів менше шести. Найбільш прості маніпулятори мають три, рідше дві, рухливості. Такі маніпулятори значно дешевше у виготовленні та експлуатації, але висувають специфічні вимоги до організації робочого середовища. Ці вимоги пов'язані із заданою орієнтацією об'єктів маніпулювання щодо механізму робота. Тому обладнання повинно розташовуватися щодо такого робота з необхідною орієнтацією.

Розглянемо для прикладу структурну і функціональну схеми промислового робота з трирухомим маніпулятором. Основний механізм руки маніпулятора складається з нерухомого ланки 0 і трьох рухомих ланок 1, 2 і 3 (рис.18.1.).

|  |
| --- |
| http://tmm-umk.bmstu.ru/lectures/lect_19/tmm_ris_19_1.gif |
| Рис.18.1. Механізм руки маніпулятора. |

Механізм цього маніпулятора відповідає циліндричній системі координат. У цій системі ланка 1 може обертатися щодо ланки 0 (відносне кутове переміщення j10), ланка 2 переміщається по вертикалі щодо ланки 1 (відносне лінійне переміщення *S21* і ланка 3 переміщається в горизонтальній площині щодо ланки 2 (відносне лінійне переміщення *S32*). На кінці ланки 3 укріплений захватний пристрій або схват, призначений для захоплення і утримання об'єкта маніпулювання при роботі маніпулятора. Ланки основного важільного механізму маніпулятора утворюють між собою три однорухомі кінематичні пари (одну обертальну А і дві поступальні В і С) і можуть забезпечити переміщення об'єкта в просторі без управління його орієнтацією. Для виконання кожного з трьох відносних рухів маніпулятор повинен бути оснащений приводами, які складаються двигунів з редуктором і системи датчиків зворотного зв'язку. Так як рух об'єкта здійснюється за заданим законом руху, то в системі повинні бути пристрої зберігають і задають програму руху , які назвемо програмоносій. При управлінні від ЕОМ такими пристроями можуть бути дискети, диски CD, магнітні стрічки та ін. Перетворення заданої програми руху в сигнали управління двигунами здійснюється системою управління. Ця система включає ЕОМ, з відповідним програмним забезпеченням, цифроаналогові перетворювачі та підсилювачі. Система управління, відповідно до заданої програми, формує і видає на виконавчі пристрої приводів (двигуни) управляючі дії *ui*. При необхідності вона коригує ці впливи за сигналами *Dxi*, які надходять в неї з датчиків зворотного зв'язку.

|  |
| --- |
| http://tmm-umk.bmstu.ru/lectures/lect_19/tmm_ris_19_2.gif |

Рис.18.2. Функціональна схема промислового робота.

**20. Приводи промислових роботів.**

**20.1. Порівняльна характеристика приводів ПР.**

Приводи ПР включають в себе двигун, систему управління, передавальні механізми, гальмівні пристрої, датчики зворотного зв'язку і комунікації. Комунікації необхідні для передачі енергії до приводів і передачі сигналів управління, а також для виконання зворотного зв'язку.

Вибір типу приводу залежить від функціонального призначення ПР. Основними чинниками, що визначають вибір типу приводу є: призначення та умови експлуатації, вантажопідйомність і необхідні динамічні характеристики конструкції, а також вид системи управління.

До приводу будь-якого виду пред'являють загальні вимоги:

* Мінімальні габаритні розміри при високих енергетичних показниках, що забезпечують велике значення відносини вихідної потужності до маси;
* Можливість роботи в режимі автоматичного управління і регулювання, що забезпечує оптимальні закони розгону і гальмування при мінімальному часі перехідних процесів;
* Швидкодія, тобто здійснення рухів виконавчих механізмів з високими швидкостями і малою похибкою позиціювання;
* Мала маса елементів привода при високому ККД всієї конструкції;
* Надійність і довговічність елементів конструкції;
* Зручність монтажу, ремонту, обслуговування, переналагодження і безшумність роботи.

В залежності від використовуваного виду енергії приводи підрозділяють на гідравлічні, пневматичні, електричні і комбіновані (наприклад, електрогідравлічні, гідропневматичні та ін).

*Пневматичні* приводи застосовуються в 20 ... 30% (за іншими оцінками в 40-50%) серійно випускаються ПР. Їх використовують для легких і середніх ПР при числі ступенів рухливості 2...3. Похибка позиціонування в цих приводах не перевищує ± 0,1 мм. Швидкість веденої ланки привода при лінійному переміщенні становить до 1000 мм / с, при кутовому - до 60 об/хв. Вони мають просту конструкцію, низьку вартість і досить надійні в роботі.



Рис.19.1. Приклад пневматичного приводу.

Внаслідок низької регулювальної спроможності їх мало використовують у позиційних і контурних режимах роботи, і вони мають циклове управління, як найпростіший варіант позиційного (задається дві точки - початок і кінець переміщення).

*Гідравлічні* приводи застосовуються в 30% серійно випускаються середніх і важких ПР при числі ступенів рухливості 3...4. Похибка позиціонування в цих приводах не перевищує ± 0,5 мм при швидкості лінійного переміщення до 0,8...1200 мм/с. Ці приводи мають складну конструкцію, високу вартість виготовлення і експлуатації. Гідравлічний привід має хорошу регулювальну здатність, і його використовують у ПР з позиційним і контурним режимом роботи.

*Електричні* приводи використовуються в 40...50% серійно випускаються ПР з середньою вантажопідйомністю та числом ступенів рухливості 3...6. Точність позиціонування електричного приводу досягає значень до ± 0,05 мм. Їх застосовують як в позиційному, так і в контурному режимах роботи.

Перевагами електроприводів є більш висока економічність, ККД, зручність зборки і хороші регулювальні властивості.

Як правило, в електроприводах використовують синхронні, крокові та двигуни постійного струму. Асинхронні двигуни застосовуються рідше, що пов'язано з трудомісткістю управління частотою обертання.

*Комбіновані приводи* дозволяють максимально використовувати переваги окремих типів приводів. Найчастіше в промислових роботах застосовують комбінацію пневматичного і гідравлічного приводів (пневмогідравлічні і гідропневматичні), а також електричного і гідравлічного (електрогідравлічні). У конструкціях ПР пневмогідравлічні приводи мають обмежене застосування. У них в якості виконавчого органу використовується пневмоцилиндр, а стабілізація його швидкості та гідравлічна фіксація здійснюється гідросистемою.

У гідропневматичним приводом в якості виконавчих двигунів застосовують гідродвигуни, а пневмосистема застосовується для створення необхідного тиску в гідросистемі.

**20.2.Пневматичний привід.**

***Елементи пневмоприводу.***

Пневмопривід застосовується в основному в ПР з цикловим управлінням. Функціонально такий пневмопривід можна розділити на наступні вузли:

* Блок підготовки робочого тіла (повітря);
* Блок розподілу стисненого повітря;
* Блок виконавчих двигунів;
* Система передачі стисненого повітря між пристроями привода.

Блок підготовки повітря є обов'язковим для ПР з пневмоприводом. Повітря осушують і очищають від пилу.

Блок розподілу стисненого повітря містить пристрої, за допомогою яких за заданою програмою можна відкрити або закрити доступ стисненого повітря в робочі порожнини виконавчих двигунів. В якості розподільників служать пристрої, де запірними пристроями служать золотники і клапани. Зазвичай використовують пневморозподільники з керуванням від електромагнітів і командоаппаратов. Однак за певних умов використовуються розподільники з пневматичним управлінням.

В якості блоку виконавчих двигунів використовуються циліндри з прямолінійним або обертовим рухом поршня одно-або двосторонньої дії. На кожну ступінь рухливості передбачається свій виконавчий двигун, конструкція якого забезпечує задані переміщення, швидкості та зусилля.

Захватне пристрій ПР також може мати двигун, який забезпечує захоплення об'єкта маніпулювання, його утримання при переміщенні і звільнення після установки в заданій точці.

Робочий цикл виконується кожним двигуном у певній послідовності відповідно до вимог технологічного процесу і здійснюється за програмою, виконуваної керуючим пристроєм робота, яка входить до складу СПУ.

У системи передачі стисненого повітря між пристроями привода використовуються пневмопроводів різного перетину, що розраховується виходячи із заданих умов роботи.

***Типова схема та елементи управління.***

Розглянемо типову схему пневмопривода одного ступеня рухливості ПР (рис.19.2). Вона складається з вхідного штуцера 12, через який здійснюється підведення стисненого повітря під тиском 0,5...0,6 МПа із заводської пневмосети до ПР. Вентилем 11 проводиться включення привода в роботу. Влагоотделитель 10 служить для підготовки стисненого повітря і видалення з нього водяного конденсату, який викликає корозію і збільшує тертя деталей, що труться. Далі за допомогою відповідного регулювання редукційного клапана 9, проводиться попередня настройка тиску стисненого повітря, що надходить до елементів приводу. Це тиск є номінальним і встановлюється згідно з технічними вимогами на даний ПР. Маслорозпилювачі 8 також бере участь у підготовці повітря і забезпечує розпилення олії, необхідного для змащення переміщаються елементів виконавчого двигуна (циліндра 2) і розподільника 6. В якості останніх використовуються т.зв. золотники і клапани. Зазвичай управління розподільником виробляється від електромагніта. Розподільники служать для перерозподілу потоків робочого тіла, в даному випадку стисненого повітря, відповідно до керуючої програмою і вимогами технологічного процесу.


Рис. 19.2. Типова схема пневмопривода.

Згідно зі схемою, зображеної на рис.19.2, переміщення поршня 1 на крок S відбувається вправо разом з штоком 3, рукою 4 і пристроєм захвату 5. Дросель 7 служить для регулювання швидкості переміщення рухливих частин двигуна.

До числа основних параметрів, що характеризують Пневмодвигуни, відносяться: ефективна площа поршня в робочій *F1* і вихлопної *F2* порожнинах; робочий хід поршня *S;* поточна координата *x;* швидкість *v* і прискорення *а* поршня; маса *mp* виконавчого пристрою (напр., руки ПР); тиск повітря в робочій *р1* і вихлопної полотен *р2;* ефективні площі перерізів трубопроводів на вході *f1* і виході *f2;* діаметри поршня *D*і штока *d;* рушійна сила *РД* і сила навантаження *РН.*

**20.3.Гідравлічний привід. Область застосування, переваги і недоліки.**

Область застосування гідродвигунів для приводу ПР досить висока і полягає в 30% серійно випускаються середніх і важких ПР. Похибка позиціонування в цих приводах досить мала і не перевищує ± 0,5 мм при швидкості лінійного переміщення до 0,8...1200 мм/с. Гідродвигуни в ПР застосовуються, як правило, для переносних ступенів рухливості.

Настільки широке застосування гідроприводу в конструкціях ПР пояснюється перш їх достоїнства, такими як:

- Висока енергоємність;

- Швидкодія;

- Мала інерційність;

- Мала стискальність робочої рідини і за рахунок цього достатньо висока жорсткість статичних навантажувальних характеристик;

- Хороша можливість реалізації автоматичного управління і регулювання швидкості виконавчих механізмів;

- Надійність роботи і експлуатації.

Недоліки: Ці приводи мають складну конструкцію, високу вартість виготовлення і експлуатації, а також можливість витоків і необхідність охолодження робочої рідини.

У гідроприводах ПР застосовуються такі основні типи гідродвигунів, які іноді можуть сполучатися з різними конструкціями механічних передач:

- Лінійні гідроциліндри з поступальним рухом штока;

- Поворотні гідродвигуни з обмеженим кутом повороту;

- Гідромотори.

Всі елементи гідро-і пневмоприводів стандартизовані і міститися в довідковій літературі.

На відміну від Пневмодвигуни, для гідродвигунів передбачений блок живлення, який входить до складу ПР. Він містить гідронасос, дроселі, фільтри, регулятори тиску та інші пристрої (рис. 19.3).

Гідродвигун ПР містить поршень 1, циліндр двосторонньої дії 2, шток 3 з рукою і захватні пристроєм 4. Подача і відведення масла виконується гідрозолотніком 5. До складу гідродвигуна також входять манометр 6, акумулятор 7, дросель 8 (регулюється швидкість переміщення вихідної ланки - руки ПР), зливний трубопровід 9 і бак 10, а також накопичувальний трубопровід 11, гідронасос 12, електродвигун13, запобіжний клапан 14 і фільтр 15.

До числа основних параметрів гідродвигуна відносяться: ефективні площі поршня в робочій *F 1* і зливної *F 2* порожнинах; хід поршня *S;* поточна координата *x;*швидкість *V* і прискорення поршня *а;* маса *m p* руки ПР; тиск масла в робочій *р 1* і зливної *р 2* порожнинах; ефективні площі перетинів
трубопроводів в робочій *f 1* і зливної *f 2* магістралях; діаметри поршня *D* і штока *d;* рушійна сила *Р Д* і сила навантаження *Р Н.*

mp

Gp

D

x

d

Pд

Pн

V, a

F2

F1

p1

p2

f1

f2

1

2

3

4

5

6

М

7

8

10

9

11

14

12

13

15

Рис. 19.3. Схема гідродвигуна: елементи і параметри.

Сила навантаження визначається аналогічно Пневмодвигуни за формулою:



де Р т - сумарна сила тертя в напрямних;

Р і - сила інерції, Ри = mрd2x/dt2

G - вага всіх рухомих частин, якщо циліндр розташований вертикально. Знак «+» при опусканні поршня, знак «-» - при підйомі.

Рушійна сила складається з сили опору і сили навантаження:



де Рз - сила опору масла в зливний магістралі, визначається добутком тиску масла і площі поршня в зливній порожнині гідроциліндра.

Вибір основних параметрів гідродвигуна, за якими може проводиться остаточний підбір марки і моделі ПР, проводиться таким чином.

**20.4.Електричний привід.** **Особливості, переваги та недоліки.**

Останнім часом у світовій і вітчизняній практиці застосування ПР електричний привід знаходить все більше застосування. Їх не застосовують тільки в роботах, призначених для роботи під вибухонебезпечних середовищах і для роботи з машинами, оснащеними гідросистемами, з міркувань уніфікації.

Електроприводи нових серій ПР - це приводи з високомоментного двигунами постійного струму, безколекторними двигунами постійного струму, силовими кроковими двигунами і рідше асинхронними двигунами.

Особливостями електроприводів ПР є розширений діапазон малих моментів (всього до 0,05 Нм), підвищена максимальна частота обертання, зменшена інерція двигунів, можливість вбудовування в ЕД електромагнітних гальм і різних датчиків, а також механічних і хвильових передач.

Основні переваги застосування електроприводів в ПР наступні:

- Компактна конструкція двигунів;

- Високу швидкодію;

- Рівномірність обертання;

- Високий крутний момент при максимальній швидкості;

- Високий рівень надійності;

- Широкий діапазон регулювання по швидкості і позиціонування, а також зміни моментів навантаження;

- Можливість тривалої роботи в загальмованому режимі;

- Висока точність спрацювання, яка забезпечується застосуванням цифрової вимірювальної системи і високоточних імпульсних датчиків;

- Взаємозамінність двигунів;

- Компактна конструкція різних перетворювачів;

- Низький рівень шуму і вібрації і доступність електроенергії.

Недоліки застосування електроприводів в ПР наступні:

- Обмежене використання у вибухонебезпечних середовищах;

- Залежність швидкості вихідної ланки від зовнішньої, що призводить до необхідності створення додаткових контурів регулювання привода;

- Наявність додаткової кінематичного ланцюга між електродвигуном і робочим органом ПР.

**21.Системи програмного управління промислових роботів.**

**21.1.Основні принципи управління, реалізовані в приводах роботів.**

Терміном управління в техніці зазвичай позначають процес автоматичної реалізації сукупності впливів, які діють на деякий об'єкт, або з метою підтримки його функціонування на заданому рівні, або з метою зміни в бажаному напрямку його регульованих параметрів.

Робот як об'єкт управління є складовою системою, що включає в себе складну механічну конструкцію з виконавчими пневмо-, гідро- або електроприводами, активно взаємодіючою з навколишнім середовищем і яка характеризується сукупністю параметрів, що змінюються в часі.

Виділяють три ієрархічних рівня автоматизації роботизованого обладнання:

- Узгоджене управління роботом і одиницею промислового обладнання, при якому команди керування роботом подає технологічна машина, яка обслуговується ним;

- Управління роботом і декількома одиницями технологічного обладнання, при якому поведінка робота визначається запитами від машин, які обслуговуються ним;

- Управління розподіленими роботами, одиницями обладнання, складами, транспортними засобами від центральної ЕОМ з метою виконання замовлень, що поступають.

Як і будь-який інший, пристрій управління приймає сигнали від датчиків і центральної ЕОМ, після чого виробляє команди на виконавчі пристрої відповідно до записаної програмою управління. Пристрій керування роботом повинен додатково:

- Регулювати положення і швидкості переміщення приводів ланок;

- Враховувати стан обслуговуваних одиниць обладнання;

**21.2.Інформаційні системи роботів.**

Інформаційні системи роботів можна розділити за функціональною ознакою на дві групи: датчики стану маніпулятора і системи відчуття. До перших відносяться датчики положення, швидкості, крутного моменту. Другу групу складають сенсорні пристрої.

Для позиційних і контурних систем управління роботами використовуються аналогові і цифрові датчики зворотних зв'язків.

З аналогових датчиків кутового переміщення найчастіше застосовуються потенціометри (рис. 20.2.). У них здійснюється перетворення або кутового переміщення, або лінійного переміщення движка 1 в напругу постійного струму , пропорційне цьому переміщенню.

При цьому вхід 2-3 потенціометра харчується постійною напругою . Через опір навантаження  у вихідний ланцюга пропорційність  або Uв = kz дещо порушується.

Вибором співвідношень всіх параметрів датчика і вихідного ланцюга можна цю похибку звести до допустимої величині. Металоплівкові і напівпровідникові потенціометри володіють більшою точністю і плавністю, ніж звичайні дротові.

Крім потенціометричних датчиків для вимірювання кутів і кутових неузгодженостей в приводах, які стежать, застосовуються обертові трансформатори, резольвер і сельсини . Вони є індикаторними електричними машинами спеціального виду. Для вимірювання лінійних переміщень можуть застосовуватися індуктосіни.

Аналоговим датчиком кутової швидкості для зворотного зв'язку в приводі служить тахогенератор. По суті, це електричний тахометр (вимірювач швидкості). Він є електричною машиною, у якої входом є обертовий вал, а виходом - напруга, що генерується цією машиною. З певною точністю вихідна напруга пропорційно кутової швидкості вала (). Існують тахогенератори постійного струму і асинхронні змінного струму. Зазвичай тахогенератор вбудовується в двигун електроприводу як вимірювач швидкості обертання вала двигуна.

Рис. 20.1. Классификация сенсорных устройств.



Рис. 20.2. Схеми потенціометричних датчиків: а) кутові, б) лінійні.

Кодовий датчик містить диск, на якому завдано двійковий код, що зчитується фотоелектричним пристроєм. Для компактності конструкції виконуються кодові датчики, в яких замість одного великого диска встановлюються кілька маленьких, з'єднаних точної механічної передачею . Кодовий датчик здатний визначати не тільки збільшення кутових переміщень, як імпульсний, але і положення вала в нерухомому стані. Точність датчика залежить від розрядності цифрового двійкового коду. Кодовий датчик значно дорожче імпульсного.

Застосування цифрових датчиків зворотного зв'язку в робототехнічних системах, побудованих на цифрових принципах управління, досить доцільно, тому що виключає необхідність застосування аналого- цифрових перетворень, які часто знижують точність і плавність рухів маніпулятора.

Датчики положення вибирають виходячи із заданої похибки позиціонування і переміщень ступенів рухливості .

Передавальне відношення до датчика положення вибирають в такій послідовності:

* Знаходять переміщення за ступенем рухливості
* Вибирають датчик положення;
* Визначають переміщення і швидкість того ланки механізму, за яким передбачається зв'язати датчик;
* Обчислюють передавальне відношення до датчика положення.

Значення переміщень ступенів рухливості зазвичай вказані в технічному завданні. Лінійні переміщення ступенів рухливості , виконавчі механізми яких здійснюють кутове переміщення , знаходять за формулою



де - відстань від осі шарніра ступеня рухливості до схвата, мм; -максимальний кут переміщення ступеня рухливості, рад.

Тип датчика вибирають виходячи з оцінки похибки позиціонування, яка визначається за формулою

 ,

де  - переміщення ступеня рухливості ;  - число дискрет датчика; = 1,5...3 - коефіцієнт, що враховує якість вимірювальних ланцюгів системи управління: великі значення відповідають аналоговим систем управління; Δi - похибка позиціонування робота по i -й ступені рухливості.

**22.** **Класифікація ПР і системи координат.**

**22.1.** **Класифікація промислових роботів.**

**За способом управління розрізняють:**

- Роботи з програмним управлінням, які працюють за заздалегідь заданою жорсткою програмою (роботи першого покоління);

- Роботи з адаптивним керуванням, які мають кошти очувствленія і тому можуть працювати в заздалегідь не регламентованих і мінливих умовах, наприклад, брати довільно розташовані предмети, обходити перешкоди і т. Д. (Роботи другого покоління);

- Роботи з інтелектуальним керуванням, які поряд з очувствленние мають систему обробки зовнішньої інформації, що забезпечує їм можливість інтелектуального поведінки, подібного поведінки людини в аналогічних ситуаціях (роботи третього покоління).

Управління рухом по окремим ступенях рухливості може бути безперервним і дискретним.

За призначенням ПР можуть бути розділені на кілька груп, з яких найбільший клас з розповсюдження становлять ПР, призначені для автоматизації процесів машинобудування. Крім того розрізняють роботи для гірничодобувної та нафтової промисловості, металургії, в будівництві, у легкій, харчовій, рибної промисловості. В останні роки роботи були впроваджені на транспорті, в сільське господарство, охорона здоров'я і у військовій галузі.

У машинобудуванні ПР розрізняють за такими групами:

- Для обслуговування процесів ливарного виробництва (ливарні);

- Для обслуговування процесів складального виробництва (складальні);

- Для обслуговування процесів механічної обробки;

- Для автоматизації штампувального виробництва (пресові);

- Для обслуговування процесів зварювальних робот (зварювальні).

Найбільшого поширення в промисловості ПР отримали перш за все в машинобудуванні.

За ступенем спеціалізації все ПР незалежно від їх призначення поділяються на три типи: універсальні, спеціалізовані і спеціальні.

- Універсальні (багатоцільові) роботи призначені для виконання різних операцій і в тому числі для роботи спільно з різними видами ТО;

- Спеціалізовані (цільові) роботи мають більш вузьке призначення і здійснюють одну певну операцію (наприклад, зварювання, фарбування, обслуговування устаткування певного виду);

- Спеціальні роботи виконують тільки одну конкретну операцію (наприклад, обслуговують конкретну модель технологічного обладнання);

За характером виконуваних операцій всі ПР обділяє на 3 групи:

- Виробничі (технологічні), які виконують основні операції ТП і безпосередньо в ньому беруть участь в якості виробляють або обробляють машин (зварювальні, складальні і т.д.);

- Підйомно-транспортні (допоміжні), які застосовуються для обслуговування основного ТО для виконання допоміжних операцій, а також на транспортно-складських операціях;

- Універсальні - виконують різнорідні основні і допоміжні ТО.

За типом приводу. Приводи, що використовуються в роботах, діляться на:

- Електричний;

- Гідравлічний;

- Пневматичний;

- І пневмогидравлический.

Часто їх застосовують в комбінації, наприклад, в ланках маніпулятора великої вантажопідйомності використовують гідравлічний привід, а в його захватном пристрої - більш простий і малопотужний пневматичний.

За вантажопідйомності ПР діляться на:

- Надлегкі - до 1 кг;

- Легкі - до 10 кг;

- Середні - до 100 кг;

- Важкі -до 1000 кг;

- І надважкі - понад 1000 кг.

Вантажопідйомність робота обумовлюється вантажопідйомністю його маніпуляторів, а при наявності декількох маніпуляторів - вантажопідйомністю найбільш потужного з них.

За кількістю маніпуляторів ПР бувають:

- Одне маніпуляторні (однорукі);

- Двурукие;

- Трехрукіе;

- Чотирирукої.

Зазвичай кількість М у роботів обмежена одним. Зазвичай маніпулятори багаторукого робота виконують однаковими, але існують конструкції роботів з різними М. Наприклад, ПР для обслуговування пресів холодного штампування з двома різними М: один основний - для взяття заготовки і установки її на прес і інший спрощеної конструкції - для виконання більш простий операції зіштовхування готової деталі в бункер.

**Класифікація роботів за швидкодією і точністю рухів.** Ці параметри взаємопов'язані і характеризують динамічні властивості роботів. В робототехніці вони є головними.

Швидкодію маніпулятора визначається швидкістю його переміщення по окремим ступенях рухливості.

Швидкодія роботів загального застосування можна розбити на три наступні групи:

- Мале - при лінійних швидкостях по окремим ступенях рухливості до 0,5 м / с;

- Середнє - при лінійних швидкостях понад 0,5 до 1 м / с;

- Висока - при лінійних швидкостях понад 1 м / с.

Більшість сучасних роботів мають середню швидкодію і тільки 20% їх загального парку - високу швидкодію.

Швидкодія сучасних роботів є поки недостатнім і потрібно збільшити його принаймні вдвічі. Основні труднощі тут пов'язана з відомим протиріччям між швидкодією і точністю.

Точність маніпулятора характеризується результуючої похибкою позиціонування (при дискретно русі) або відпрацювання заданої траєкторії (при безперервному русі). Найчастіше точність роботів характеризують абсолютною похибкою.

Точність роботів загального застосування підрозділяють на три групи:

- Мала - при лінійної похибки від 1 мм і вище;

- Середня - при лінійної похибки від 0,1 до 1 мм;

- Висока - при лінійної похибки менше 0,1 мм.

За кількістю ступенів рухливості. Число ступенів рухливості - це сума можливих координатних переміщень об'єкта маніпулювання щодо опорної системи.

За способом розміщення ПР бувають стаціонарні і рухливі (пересувні) і поділяються на підлогові, підвісні (переміщаються з порушеного рейковому шляху) і вбудованими в інше обладнання (наприклад, в обслуговується верстат) і т. Д. Рухливість робота визначається наявністю або відсутністю у нього пристрої пересування.

Параметри, що визначають технічний рівень роботів. Поряд з класифікаційними параметрами роботи характеризуються параметрами, які обумовлюють їх технічний рівень. До них відносяться і деякі з розглянутих вище параметрів, які можуть мати кількісне вираження:

- Швидкодія;

- Точність, обсяг пам'яті;

- Число каналів зв'язку із зовнішнім обладнанням та ін.

При використанні цих параметрів для класифікації роботів їх розбивають на групи і таким чином визначають тип робота, а порівняльну оцінку його технічного рівня виробляють виходячи з конкретних чисельних значень наступних параметрів:

- Надійність;

- Число одночасно працюючих ступенів рухливості;

- Час програмування;

- Питома вантажопідйомність, віднесена до маси робота;

- Вихідна потужність маніпулятора - твір вантажопідйомності на швидкість переміщення, віднесена до потужності його приводів;



- Відносні оцінки габаритних параметрів, маніпуляційних кінематичних і динамічних характеристик, керованості робота, можливостей програмування, економічної ефективності і т. п.

**Системи координат промислових роботів.** Система координат (СК), або система координатних переміщень, ПР визначає кінематику основних рухів і форму робочої зони (зони обслуговування маніпулятора). Системи координат бувають двох видів: прямокутні і криволінійні.

1. Плоска прямокутна СК.

Об'єкт маніпулювання переміщається в одній площині за рахунок 2-х взаємно перпендикулярних напрямків.

 Рис. 2

x

z

2. Просторова прямокутна СК.

Відрізняється відносною простотою і доцільна при прямолінійній переміщенні ПЗ.

x

z

y

3. Плоска полярна СК.

Переміщення об'єкта відбувається в одній площині в напрямку радіус-вектора  і кута повороту .

x



4. Циліндрична СК.

Характеризується переміщенням об'єкта в основний координатної площини в напрямках  і, а також по нормалі до неї z.

x

z



5. Сферічна (полярна) СК.

Переміщенням об'єкта маніпулювання в просторі здійснюється за рахунок лінійного руху руки ПР на величину  і її кутових переміщень  і  в двох взаємно перпендикулярних площинах.







Плоскі полярні, циліндричні і сферичні переміщення об'єкта маніпулювання є найбільш поширеними в криволінійної СК. Різновидом останньої є ангулярного (кутова) плоска і ангулярного просторова (циліндрична або сферична) СК.

6. Ангулярна плоска СК.

У ангулярного плоскою СК об'єкт маніпулювання переміщається на координатної площині завдяки відносним поворотам ланок руки М, що мають постійну довжину.

2

1

1

2

7. Ангулярна циліндрична СК.

Ангулярного циліндрична СК характеризується додатковим зміщенням руки М щодо основної координатної площини в напрямку перпендикулярної до неї координати z.

1

2

z

1

2

8. Ангулярна сферическая СК.

У ангулярного сферичної СК переміщення об'єкта в просторі відбувається тільки за рахунок відносних кутових поворотів ланок руки М. При цьому хоча б одна ланка повинна мати можливість повороту на кути  і  в двох взаємно перпендикулярних площинах.







**Число ступенів рухливості ПР**

Кожен ПР включає велику групу механізмів, пов'язаних в загальну кінематичну ланцюг. Як правило, кожен такий механізм має свій власний привід і забезпечує рух одного ступеня рухливості.

Число ступенів рухливості (W) ПР визначає число ступенів свободи його повної кінематичного ланцюга щодо ланки, прийнятого за нерухоме, наприклад, щодо нерухомої стійки або підстави. Іншими словами це сума можливих координатних переміщень об'єкта маніпулювання щодо нерухомого ланки. Причому, при визначенні числа ступенів рухливості прийнято не враховувати рух захватного пристрою (УЗ) при захопленні об'єкту маніпулювання.

У загальному вигляді для просторової кінематичного ланцюга число ступенів рухливості ПР визначається за формулою Сомова-Малишева

W = 6n-5p5-4p4-3p3-2p2-p1

де n - загальне число рухливості ланок,

p1 - p5 - число кінематичних пар відповідно I і V класів.

Для плоскої кінематичного ланцюга число ступенів рухливості визначається за формулою П.Л. Чебишева:

W = 3n-2p5-p4

ПР з 1 ... 3 ступенями рухливості, використовуються при автоматизації нескладних технологічних процесів для повторюваних операцій.

ПР для більш складних, часто перепрограмованих процесів можуть мати до 5 ... 6 ступенів рухливості.

**Література**

1. Бабич М.П., Жуков І.А. Комп‘ютерна схемотехніка: Навчальний посібник. К.: «МК-Прес», 2004.-412с.іл.
2. Локазюк В.М. Мікропроцесори та мікроЕОМ у виробничих системах: «Академія», 2002.–368 с.
3. Мікропроцесорна техніка: Підручник / Ю.А. Якіменко, Т.О.Терещенко, Е.І. Соколов, В.Я.Жуков, Ю.С. Петергеря; за ред. Т.О.Терещенко.–2–ге вид., переробл. та доповн. К.:ІВЦ «Політехніка»; «Кондор», 2004–440с., ил.
4. Учебно-отладочный стенд EV 8031/AVR (V 3.2). Методичиские указания к лабораторным работам Г. Х. Мечницкий. Opensystem, 2009.-61 ст.
5. Благодарный М.П., Алексеев А.П. Информационные и исполнительные микромашины мехатронных комплексов транспортных средств: Конспект лекций.-Харьков: ХНАДУ, 2006.-180С.
6. Коган Б.М. Электронные вычислительные машины и системы. Учебн. пособие для вузов–3–е изд., перераб. и доп.–М.: Энергоатомиздат, 1991–592с.:ил.
7. Новиков Ю.В. Основы микропроцессорной техники/ Новиков Ю.В., Скоробагатов П.К.–3-е изд, испр.–М.: Интернет-университет информационных технологий, БИНОМ. Лаборатория знаний, 2006–359с.:ил.
8. Зенкевич С.Л., Ющенко А.С. Основы управления манипуляционными роботами: учебник для вузов.–2-е изд., исправ. и доп. М.: Изд-во МГТУ им. Н.Э. Баумана, 2004.–480 с.:ил.
9. Ворошников С.А. Информационные устройства робототехнических систем: Учеб. пособие. Изд-во МГТУ им. Н.Э. Баумана, 2005.–384 с.:ил.
10. Рассел Стюарт, Норвиг Питер Искусственный интеллект: современный подход, 2-е изд.: Пер.с англ.–М.: Издательский дом «Вильям», 2006–1408с.ил.–парал. тит англ.
11. Евстифеев А.В. Микроконтроллеры AVR семейства Classic фирмы ATMEL – 2-е изд. стер.–М.: Издательский дом «Додэка ХХІ», 2004.–288с.ил. (Серия «Мировая электроника»).
12. Евстифеев А.В. Микроконтроллеры AVR семейств Tiny и Mega фирмы «ATMEL»–M.: Издательский дом «Додека ХХІ», 2004.–560с.
13. Наконечний Ю.С., Молнар О.О. Основи мікропроцесорної техніки. Лабораторний практикум. Ужгород, Видавництво УжДУ. 1998.–122с.

Підписано до друку 15.12.2013. Формат 60х84/16.

Гарнітура TimesNewRoman. Ум. друк. арк. 2,5.

Наклад 100 прим. Віддруковано на різографі.

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

*Видавництво УжНУ «Говерла»*

*88000, м. Ужгород, вул. Капітульна, 18.*

*Свідоцтво про внесення до державного реєстру видавців*

*виготівників, і розповсюджувачів видавничої продукції*

*Серія Зm №32 від 31 травня 2006 року*