Дослідження алгоритму Fletcher та розробка VHDL-моделі пристрою хешування

Abstract

Актуальність апаратного моделювання алгоритму Fletcher пов’язана з його широким використанням для контролю автентичності документів і зображень, передачі даних між складовими різноманітних систем, а також з перевагами, які надає апаратна реалізація над програмною. У порівнянні з програмним підходом, апаратне моделювання дозволяє підвищити ефективність обробки даних завдяки оптимізації обчислень на апаратному рівні. Це призводить до значного зниження часу виконання операцій, що є критичним у великих системах обробки і передачі інформації, тому виникає необхідність у детальному вивченні характеристик цього алгоритму. У статті представлено етапи розробки пристрою хешування інформації на основі алгоритму Fletcher-64 у середовищі Active-HDL. Для реалізації моделі використано мову опису апаратури VHDL. Проведено тестування роботи пристрою, розглянуто його особливості проєктування. Наведено опис інтерфейсної частини пристрою із зазначенням розміру шин даних, опис архітектури об'єкта, а також показано моделювання роботи розробленої VHDL-моделі Fletcher-64. VHDL-модель Fletcher-64 обробляє інформацію 32-бітними блоками за один такт. Значення хеш-суми зберігається у шині OUT_DATA у hex форматі. Проведено порівняльну характеристику Fletcher з алгоритмом Adler-32. Визначено, що Fletcher-32 і Fletcher-64 забезпечують краще перемішування бітів, тоді як Fletcher-16 – поступається Adler-32 у виявленні помилок та перемішуванні бітів. Визначено, що використання Fletcher-32 для контролю цілісності даних є більш ефективним порівняно з алгоритмом Adler-32 завдяки кращому виявленню помилок. Проведено оцінку доцільності використання різних версій Fletcher для вхідних повідомлень змінної довжини із врахуванням особливостей алфавіту. У результаті проведеної роботи визначено шляхи подальших досліджень, що спрямовані на пошук колізій для алгоритмів Fletcher, Adler, CRC; визначено допустимі сфери використання Fletcher і Adler-32.