Please use this identifier to cite or link to this item:
https://dspace.uzhnu.edu.ua/jspui/handle/lib/59481| Title: | Проектування конвеєрного процесора RISC-V архітектури з апаратним співпроцесором цифрової обробки сигналів |
| Authors: | Гедеон, Ганна Олегівна Махров, Валентин Володимирович |
| Keywords: | процесор, архітектура, RISC, ЦОС, ШПФ, швидке перетворення Фур'є |
| Issue Date: | 30-Nov-2023 |
| Publisher: | ДВНЗ «УжНУ» |
| Citation: | Гедеон Г. О., Махров В.В. Проектування конвеєрного процесора RISC-V архітектури з апаратним співпроцесором цифрової обробки сигналів. VII регіональна науково-практична конференція «Інформаційні технології у житті студентів та молодих науковців Закарпаття»: тези доповідей (Ужгород, 30 листопада 2023 р.). Ужгород: ДВНЗ «УжНУ», 2023. С. 33-34. |
| Abstract: | Швидке перетворення Фур'є (ШПФ) є ключовим інструментом у цифровій обробці сигналів. Цей алгоритм використовується для швидкої та ефективної конвертації сигналів із часового простору до частотного. Важливою перевагою ШПФ є його здатність прискорювати обчислення, що особливо важливо там, де великі об'єми даних вимагають швидкісного аналізу. |
| Type: | Text |
| Publication type: | Тези до статті |
| URI: | https://dspace.uzhnu.edu.ua/jspui/handle/lib/59481 |
| Appears in Collections: | Наукові і методичні публікації кафедри комп'ютерних систем і мереж ІТФ |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| ПРОЕКТУВАННЯ КОНВЕЄРНОГО ПРОЦЕСОРА RISC-V АРХІТЕКТУРИ З АПАРАТНИМ СПІВПРОЦЕСОРОМ ЦИФРОВОЇ ОБРОБКИ СИГНАЛІВ.pdf | 120.63 kB | Adobe PDF | View/Open | |
| Programa-tezy-IKT_2023.doc | 1.22 MB | Microsoft Word | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.