Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://dspace.uzhnu.edu.ua/jspui/handle/lib/59481| Назва: | Проектування конвеєрного процесора RISC-V архітектури з апаратним співпроцесором цифрової обробки сигналів |
| Автори: | Гедеон, Ганна Олегівна Махров, Валентин Володимирович |
| Ключові слова: | процесор, архітектура, RISC, ЦОС, ШПФ, швидке перетворення Фур'є |
| Дата публікації: | 30-лис-2023 |
| Видавництво: | ДВНЗ «УжНУ» |
| Бібліографічний опис: | Гедеон Г. О., Махров В.В. Проектування конвеєрного процесора RISC-V архітектури з апаратним співпроцесором цифрової обробки сигналів. VII регіональна науково-практична конференція «Інформаційні технології у житті студентів та молодих науковців Закарпаття»: тези доповідей (Ужгород, 30 листопада 2023 р.). Ужгород: ДВНЗ «УжНУ», 2023. С. 33-34. |
| Короткий огляд (реферат): | Швидке перетворення Фур'є (ШПФ) є ключовим інструментом у цифровій обробці сигналів. Цей алгоритм використовується для швидкої та ефективної конвертації сигналів із часового простору до частотного. Важливою перевагою ШПФ є його здатність прискорювати обчислення, що особливо важливо там, де великі об'єми даних вимагають швидкісного аналізу. |
| Тип: | Text |
| Тип публікації: | Тези до статті |
| URI (Уніфікований ідентифікатор ресурсу): | https://dspace.uzhnu.edu.ua/jspui/handle/lib/59481 |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерних систем і мереж |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| ПРОЕКТУВАННЯ КОНВЕЄРНОГО ПРОЦЕСОРА RISC-V АРХІТЕКТУРИ З АПАРАТНИМ СПІВПРОЦЕСОРОМ ЦИФРОВОЇ ОБРОБКИ СИГНАЛІВ.pdf | 120.63 kB | Adobe PDF | Переглянути/Відкрити | |
| Programa-tezy-IKT_2023.doc | 1.22 MB | Microsoft Word | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.